基于FPGA的GFP（通用成幀協(xié)議）封裝數(shù)據(jù)成幀的實(shí)現(xiàn)。
標(biāo)簽： FPGA GFP 幀 協(xié)議
上傳時(shí)間： 2013-08-31
上傳用戶：sk5201314
基于fpga的JPEG編解碼器設(shè)計(jì)，采用流水線優(yōu)化解決時(shí)間并行性問題，提高DCT/IDCT模塊的運(yùn)行速度。
標(biāo)簽： fpga JPEG 編解碼器
上傳用戶：taa123456
基于FPGA的PCI總線接口的設(shè)計(jì)方案\r\n~！
標(biāo)簽： FPGA PCI 總線接口 設(shè)計(jì)方案
上傳時(shí)間： 2013-09-01
上傳用戶：heart520beat
在無線傳送領(lǐng)域,基于FPGA 的DDS 實(shí)現(xiàn)的幾種方式
標(biāo)簽： FPGA DDS 無線傳送 方式
上傳用戶：ttpay
一個(gè)基于FPGA的串口程序,已經(jīng)經(jīng)過驗(yàn)證,對用FPGA做串口的朋友提供參考和借鑒!
標(biāo)簽： FPGA 串口程序
上傳時(shí)間： 2013-09-02
上傳用戶：a82531317
基于FPGA的直接數(shù)字合成器的設(shè)計(jì)與分析的代碼程序,代碼格式為VHDL
標(biāo)簽： FPGA VHDL 代碼 直接數(shù)字合成器
上傳用戶：ifree2016
基于FPGA的can 總線設(shè)計(jì)，采用verilog語言編寫。在FPGA的開發(fā)環(huán)境下，新建一個(gè)工程，然后將本文件中的各個(gè)源代碼添加進(jìn)工程里，即可運(yùn)行仿真。
標(biāo)簽： FPGA can 總線設(shè)計(jì)
上傳時(shí)間： 2013-09-03
上傳用戶：498732662
基于FPGA的I2C總線模擬，采用verilog HDL語言編寫。
標(biāo)簽： FPGA I2C 總線模擬
上傳用戶：rologne
基于FPGA的usb程序，采用VHDL語言編寫。\r\n開發(fā)環(huán)境為ISE或者M(jìn)AXPLUS2。
標(biāo)簽： FPGA usb 程序
上傳用戶：libenshu01
基于fpga的嵌入系統(tǒng)的設(shè)計(jì)
標(biāo)簽： fpga 嵌入系統(tǒng)
上傳時(shí)間： 2013-09-04
上傳用戶：ynwbosss
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
