基于FPGA的VGA控制器設(shè)計(jì)。對(duì)外支持普通VGA接口，以600×480的分辨率和60Hz掃描率為例。對(duì)內(nèi)支持NIOSII軟核接口。
標(biāo)簽： VGA FPGA 制器設(shè)計(jì) 接口
上傳時(shí)間： 2014-01-08
上傳用戶：標(biāo)點(diǎn)符號(hào)
UCLINUX2.6核下的vga驅(qū)動(dòng)。基于framebuffer機(jī)理。硬件設(shè)計(jì)采用基于FPGA的軟核NIOSII設(shè)計(jì)。
標(biāo)簽： framebuffer UCLINUX NIOSII FPGA
上傳時(shí)間： 2015-10-03
上傳用戶：拔絲土豆
基于FPGA的PCI總線接口的設(shè)計(jì)方案 ~！
標(biāo)簽： FPGA PCI 總線接口 設(shè)計(jì)方案
上傳時(shí)間： 2015-10-05
上傳用戶：561596
基于FPGA的SD控制器實(shí)現(xiàn).目前實(shí)現(xiàn)讀操作功能,可作參考.
標(biāo)簽： FPGA 控制器 操作
上傳時(shí)間： 2013-12-23
上傳用戶：dyctj
基于FPGA的單總線(ONE-WIRE)協(xié)議的實(shí)現(xiàn)源代碼.
標(biāo)簽： ONE-WIRE FPGA 單總線 協(xié)議
上傳時(shí)間： 2014-01-15
上傳用戶：talenthn
verilog編程ps2接口設(shè)計(jì),基于fpga的設(shè)計(jì)
標(biāo)簽： verilog fpga ps2 編程
上傳用戶：diets
基于FPGA的I2C總線模擬，采用verilog HDL語(yǔ)言編寫(xiě)。- Based on the FPGA I2C main line simulation, uses verilog the HDL language compilation.
標(biāo)簽： FPGA I2C 總線模擬
上傳時(shí)間： 2013-12-13
上傳用戶：PresidentHuang
基于FPGA的異步FIFO的軟硬件實(shí)現(xiàn),通過(guò)VERILOG編程實(shí)現(xiàn)后下載到FPGA芯片
標(biāo)簽： FPGA VERILOG FIFO 軟硬件
上傳時(shí)間： 2015-10-19
上傳用戶：agent
pwm 的代碼 主要是用于基于FPGA的控制
標(biāo)簽： FPGA pwm 代碼 控制
上傳時(shí)間： 2014-12-07
上傳用戶：yimoney
介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語(yǔ)言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控制模塊、計(jì)量模塊和譯碼顯示模塊。該設(shè)計(jì)不僅僅實(shí)現(xiàn)了顯示計(jì)程車計(jì)費(fèi)的功能，其多功能表現(xiàn)在它可以通過(guò)選擇鍵選擇顯示計(jì)程車?yán)塾?jì)走的總路程和乘客乘載的時(shí)間。計(jì)時(shí)、計(jì)程、計(jì)費(fèi)準(zhǔn)確可靠，應(yīng)用于實(shí)際當(dāng)中有較好的實(shí)用價(jià)值和較高的可行性
標(biāo)簽： FPGA ASIC 多功能 可編程邏輯器件
上傳時(shí)間： 2015-10-24
上傳用戶：偷心的海盜
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
