數字視頻監控技術無論是在軍事領域還是在民用領域,都有著重要的作用和廣泛的應用市場及前景。迫切的軍用和民用需求,推動著視頻監控技術持續而迅猛的發展。為了提高監控視頻的圖像質量,使設備小型化,以便能滿足各種條件下的適用場合,目前基于FPGA的數字視頻偵察監控系統已成為一種主流的解決方案。 本文設計了一種可以在戰場上使用的數字視頻偵察監控系統。該系統配備了12路攝像頭,當偵察車或者裝甲車在向前進的時候,可以做到對周圍的環境全方位的偵察監控,從而對判斷戰場的情況起到了巨大的作用。 本文首先介紹了數字視頻監控技術的發展與現狀,視頻數據的產生以及接收特性和FPGA技術的基本概念,在此基礎上研究了視頻信號的組成方式、VGA、DVI顯示接口以及顯示器的工作原理,分析了采用FPGA實現整個系統的可能性。接著,在充分考慮了要求達到的標準以后,選用了視頻解碼芯片SAA7111A、視頻編碼芯片ADV7125、DVI發送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片應用于硬件電路設計。然后設計出電路原理圖以及PCB版圖。最后,根據系統工作要求,本文設計了FPGA系統中的片內邏輯模塊,包括視頻采集緩沖異步FIFO(先進先出)模塊、I2C總線配置模塊、視頻幀存控制模塊、VGA視頻顯示模塊、DVI視頻顯示模塊等。在此基礎上完成了系統軟硬件調試,最終成功的實現了12路攝像頭的切換顯示和對周圍環境的全方位監控,達到了預定的設計目標。
上傳時間: 2013-07-30
上傳用戶:yw14205
矩陣運算是描述許多工程問題中不可缺少的數學關系,矩陣運算具有執行效率好、速度快、集成度高等優點,并且隨著動態可配置技術的發展,靈活性也有了很大的提高。因此,尋找矩陣運算的高速實現方法是具有很大的現實意義,能夠為高速運算應用提供技術支持。 為了提高研究成果的實用性與商用性,本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設計并實現基于FPGA的矩陣運算功能。通過系統地研究FPGA功能結構、設計原理、DSP接口、IEEE-754標準,深入學習浮點數及矩陣的基礎運算以及硬件編程語言等內容,根據矩陣運算的特點和原理,討論了硬件設計方面重點對具體核心器件結構、特點以及有關FPGA的設計流程和控制器Verilog HDL硬件編程語言代碼方面內容,確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設計方法,在Quartus II平臺上對其仿真、記錄運算結果,并對采集到的數據結果進行了深入分析與總結。 本設計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現測試,驗證了設計結果的正確性,證明了本設計中矩陣運算速率的實用性與高效性,提高了系統資源利用率和系統可靠性,為今后在工程、軍事、通訊等生產生活各個領域應用打下良好基礎。
上傳時間: 2013-07-07
上傳用戶:xuanjie
隨著微電子技術的高速發展,實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數據的理想選擇,基于FPGA的圖像處理專用系統的研究將成為信息產業的新熱點。 @@ 本文詳細介紹了一種基于FPGA開發板的實時圖像采集與顯示系統,該系統由前端視頻采集單元、圖像存儲單元、圖像顯示單元三部分組成。它的主要功能有:對攝像頭送來的視頻數據進行采集,并采用PHILIPS公司的專用視頻解碼芯片SAA7113將模擬視頻轉化成數字視頻;將采集進來的數據存儲到FPGA開發板內嵌的SDRAM中;采用PHILIPS公司的專用視頻編碼芯片SAA7121將數字視頻信號轉換為模擬信號送顯示器輸出。 @@ 系統在Quartus II 5.0、Model Sim6.0軟件平臺下開發并在硬件上得到實現,達到預期效果。FPGA實現圖像采集顯示是一種有效,簡便、經濟的方法,因此該課題具有廣闊的應用前景和市場價值。 @@關鍵詞:FPGA,I2C總線,視頻采集,SDRAM,視頻顯示
上傳時間: 2013-06-06
上傳用戶:rhl123
軟件無線電(Software Defined Radio)是無線通信系統收發信機的發展方向,它使得通信系統的設計者可以將主要精力集中到收發機的數字處理上,而不必過多關注電路實現。在進行數字處理時,常用的方案包括現場可編程門陣列(FPGA)、數字信號處理器(DSP)和專用集成電路(ASIC)。FPGA以其相對較低的功耗和相對較低廉的成本,成為許多通信系統的首先方案。正是在這樣的前提下,本課題結合軟件無線電技術,研究并實現基于FPGA的數字收發信機。 @@ 本論文主要研究了發射機和接收機的結構和相關的硬件實現問題。首先,從理論上對發射機和接收機結構進行研究,找到收發信機設計中關鍵問題。其次,在理論上有深刻認識的基礎上,以FPGA為手段,將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數字通信系統中的關鍵問題,它也是本文的研究重點。本文在研究了已有各種同步方法的基礎上,設計了一種新的同步方法和相應的接收機結構,并以硬件電路將其實現。最后,針對所設計的硬件系統,本文還進行了充分的硬件系統測試。硬件測試的各項數據結果表明系統設計方案是可行的,基本實現了數字中頻收發機系統的設計要求。 @@ 本文中發射機系統是以Altera公司EP2C70F672C6為硬件平臺,接收機系統以Altera公司EP2S180F1020C3為硬件平臺。收發系統均是在Ouartus Ⅱ 8.0環境下,通過編寫Verilog HDL代碼和調用Altera IP core加以實現。在將設計方案落實到硬件電路實現之前,各種算法均使用MATLAB進行原理仿真,并在MATLAB仿真得到正確結果的基礎上,使用Quartus Ⅱ 8.0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結果無誤后,可下載至硬件平臺進行調試,通過Quartus Ⅱ 8.0中集成的SignalTap邏輯分析儀,可以實時觀察電路中各點信號的變化情況,并結合示波器和頻譜儀,得到硬件測試結果。 @@關鍵詞:SDR;數字收發機;FPGA;載波同步;符號同步
上傳時間: 2013-04-24
上傳用戶:diaorunze
隨著電子技術的快速發展,各種電子設備對時間精度的要求日益提升。在衛星發射、導航、導彈控制、潛艇定位、各種觀測、通信等方面,時鐘同步技術都發揮著極其重要的作用,得到了廣泛的推廣。對于分布式采集系統來說,中心主站需要對來自于不同采集設備的采集數據進行匯總和分析,得到各個采集點對同一事件的采集時間差異,通過對該時間差異的分析,最終做出對事件的準確判斷。如果分布式采集系統中的各個采集設備不具有統一的時鐘基準,那么得到的各個采集時間差異就不能反映出實際情況,中心主站也無法準確地對事件進行分析和判斷,甚至得出錯誤的結論。因此,時鐘同步是分布式采集系統正常運作的必要前提。 目前國內外時鐘同步領域常用的技術有GPS授時技術,鎖相環技術和IRIG-B 碼等。GPS授時技術雖然精度高,抗干擾性強,但是由于需要專用的GPS接收機,若單純使用GPS 授時技術做時鐘同步,就需要在每個采集點安裝接收機,成本較高。鎖相環是一種讓輸出信號在頻率和相位上與輸入參考信號同步的技術,輸出信號的時鐘準確度和穩定性直接依賴于輸入參考信號。IRIG-B 碼是一種信息量大,適合傳輸的時間碼,但是由于其時間精度低,不適合應用于高精度時鐘同步的系統。基于上述分析,本文結合這三種常用技術,提出了一種基于FPGA的分布式采集系統時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩定性,又具備IRIG-B時間碼易傳輸和低成本的特性,為分布式采集系統中的時鐘同步提供了一種新的解決方案。 本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T,通過對GPS芯片串行時間信息解碼,獲得準確的UTC時間,并實現了分布式采集系統中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統具有統一的高精度數據采集時鐘,本論文采用了數模混合的鎖相環技術,將GPS 接收芯片輸出的高精度秒信號作為參考基準,生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分,將B 碼的準時標志與GPS 秒信號同步,提高了IRIG-B 碼的時間精度。在分布式采集系統中,IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統一,節約了各點布設GPS 接收機的高昂成本。最后,通過PC104總線對時鐘同步控制卡進行了數據讀取和測試,通過實驗結果的分析,提出了改進方案。實驗表明,改進后的時鐘同步控制方案具有很高的時鐘同步精度,對時鐘同步技術有著重大的推進意義!
上傳時間: 2013-08-05
上傳用戶:lz4v4
3D加速引擎是3D圖形加速系統的重要組成部分,以往在軟件平臺上對3D引擎的研究,實現了復雜的渲染模型和渲染算法,但這些復雜算法與模型在FPGA上綜合實現具有一定難度,針對FPGA的3D加速引擎設計及其平臺實現需要進一步研究。 本文在研究3D加速引擎結構的基礎上,實現了基于FPGA的圖像處理平臺,使用模塊化的思想,利用IP核技術分析設計實現了3D加速管道及其他模塊,并進行了仿真、驗證、實現。 圖像處理平臺選用Virtex-Ⅳ FPGA為核心器件,并搭載了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他組件。 為滿足3D加速引擎的實現與驗證,設計搭建的圖像處理平臺還實現了DDR-SDRAM控制器模塊、VGA輸出模塊、總線控制器模塊、命令解釋模塊、指令寄存器模塊及控制寄存器模塊。 3D加速引擎設計包含3D加速渲染管道、視角變換管道、基元讀取、頂點FIFO、基元FIFO、寫內存等模塊。針對FPGA的特性,簡化、設計、實現了光照管道、紋理管道、著色管道和Alpha融合管道。 最后使用Modelsim進行了仿真測試和圖像處理平臺上的驗證,其結果表明3D加速引擎設計的大部分功能得到實現,結果令人滿意。
上傳時間: 2013-07-30
上傳用戶:lepoke
卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展,使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統的應用需求,具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環境下,用VHDL硬件描述語言編寫程序,實現(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩定可靠。最后,使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間: 2013-06-24
上傳用戶:myworkpost
在現代電子系統中,數字化已經成為發展的必然趨勢,接收機數字化是電子系統數字化中的一項重要內容,對數字化接收機的研究具有重要的意義。隨著數字化理論和微電子技術的迅速發展,高速的中頻數字化接收機的實現已經成為可能。本文研究了一種基于FPGA的軟件無線電數字接收平臺的設計,并著重研究了其中數字中頻處理單元的設計和實現。FPGA器件具有設計靈活、開發周期短和開發成本低等優點,所以廣泛應用于各種通信系統中。相比于傳統的DSP串行結構,FPGA能夠進行流水線性設計,對數據進行并行處理,所以FPGA在進行數據量大,要求實時處理的系統設計時有很大的優勢。 本文首先首先分析了軟件無線電當前的發展趨勢及技術現狀,針對存在的處理速度跟不上的DSP瓶頸問題,提出了中頻軟件無線電的FPGA實現方案。本文以FPGA實現為重點,在深入分析軟件無線電相關理論的基礎上,著重研究和完成了中頻軟件無線電數字接收平臺兩大模塊的FPGA實現:數字下變頻相關模塊和數字調制解調模塊。其中,在深入研究數字下變頻實現結構的基礎上,首先對數字下變頻模塊的數控振蕩器(NCO)采用了直接頻率合成技術(DDS)實現,其頻率分辨率高,靈活,易于實現;高效抽取濾波器組由積分梳狀濾波器(CIC),半帶濾波器(HB),FIR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內部寄存器的位寬進行改進,極大地節約了資源,提高了運行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法,它的運行速度只與數據的寬度有關,只有加減法運算和二進制除法,既縮減了系統資源又大大節省了運算時間,實現了高效的實時處理。對數字調制解調模塊,重點研究和完成了2ASK和2FSK的調制解調的FPGA實現,模塊有很好的通用性,能方便地移植到其它的系統中。在文章的最后還對整個系統進行了Matlab仿真,驗證了系統設計思想的正確性。在系統各個關鍵模塊的設計過程中,都是先依據一定的設計指標進行verilog編程,然后再在Quartus軟件中編譯,時序仿真測試,并與Matlab仿真結果進行對比,驗證設計的正確性。
上傳時間: 2013-05-18
上傳用戶:450976175
無線傳感器網絡(Wireless Sensor Networks,WSN)是由大量傳感器節點組成,這些節點部署在監測區域內通過無線通信方式,形成的一個多跳自組織的網絡。整個網絡的作用是協作地感知、采集和處理網絡覆蓋區域中監測對象的信息,并發送給觀察者,可廣泛應用于環境監測、醫療護理、軍事、商業等多個領域。 媒體訪問控制(Medium Access Control,MAC)協議處于無線傳感器網絡協議的物理層和路由層之間,用于在傳感器節點間公平有效地共享通信媒介,對傳感器網絡的性能有較大影響。與傳統無線網絡不同,提高能量效率和可擴展性是無線傳感器網絡MAC協議設計的主要目標。 本文主要闡述基于FPGA對IEEE802.15.4 MAC層功能的實現。首先介紹了無線傳感器網絡的體系結構、MAC協議的設計要求以及已有的MAC層協議,討論了無線傳感器網絡MAC層的主要要求和功能。然后詳細介紹和分析了IEEE802.15.4的MAC協議,并在此基礎上,通過NS2平臺對MAC層協議進行了仿真,研究不同網絡負荷下信道訪問機制的各個參數對吞吐量,丟包率,傳輸延時的影響,分析了隱蔽站問題、確認幀機制。 本文對MAC層中的主要功能,諸如數據收發、幀處理、信道接入方式以及幀檢驗等提出了基于FPGA的硬件解決方法。設計選用硬件描述語言VerilogHDL,在QuartusⅡ中完成模塊的綜合和布局布線,在QuartusⅡ和Modelsim中進行時序仿真驗證,最終下載到自主設計Altera公司的Cyclone開發板中。 對設計的驗證采取的是由里及外的方式,先對系統主模塊的功能進行驗證,然后下載到與CC2430開發板相連接的FPGA中對設計進行驗證測試。驗證流程是功能仿真、時序仿真和板級調試,最終通過測試,驗證了該設計的功能。測試結果表明,該模塊能滿足無線傳感器網絡低速率應用環境的需要,具有優良的擴展性能,達到了預期的設計目標。
上傳時間: 2013-06-14
上傳用戶:竺羽翎2222
近年來,大容量數據存儲設備主要是機械硬盤,機械硬盤采用機械馬達和磁片作為載體,存在抗震性能低、高功耗和速度提升難度大等缺點。固態硬盤是以半導體作為存儲介質及控制載體,無機械裝置,具有抗震、寬溫、無噪、可靠和節能等特點,是目前存儲領域所存在問題的解決方案之一。本文針對這一問題,設計基于FPGA的固態硬盤控制器,實現數據的固態存儲。 文章首先介紹硬盤技術的發展,分析固態硬盤的技術現狀和發展趨勢,闡述課題研究意義,并概述了本文研究的主要內容及所做的工作。然后從分析固態硬盤控制器的關鍵技術入手,研究了SATA接口協議和NANDFLASH芯片特性。整體設計采用SOPC架構,所有功能由單片FPGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器,利用Verilog HDL語言描述IP核形式設計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口,實現SATA1.0協議,根據協議劃分四層模型,通過狀態機和邏輯電路實現協議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列,將NAND FLASH接口轉換成通用的SRAM接口,提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法,實現數據的存儲和讀取。最后完成固態硬盤控制器的模塊測試和整體測試,介紹了測試方法、測試工具和測試流程,給出測試數據和結果分析,得出了驗證結論。 本文設計的固態硬盤控制器,具有結構簡單和穩定性高的特點,易于升級和二次開發,是實現固態硬盤和固態存儲系統的關鍵技術。
上傳時間: 2013-05-28
上傳用戶:sssnaxie