<center id="kuwko"></center>
基于matlab的wimax數(shù)字中頻DUC的仿真
標(biāo)簽： matlab Wimax DUC 數(shù)字中頻
上傳時(shí)間： 2013-04-24
上傳用戶：刺猬大王子
在嵌入式系統(tǒng)的開發(fā)過程中，仿真器是一個(gè)必不可少的開發(fā)工具。特別是對于初級嵌入式系統(tǒng)開發(fā)工程師，借助一個(gè)功能強(qiáng)大的仿真器進(jìn)行開發(fā)工作，可以達(dá)到事半功倍的效果。一個(gè)嵌入式仿真、調(diào)試系統(tǒng)支持單步執(zhí)行、設(shè)置斷點(diǎn)、觀察變量內(nèi)容及寄存器內(nèi)容等功能。開發(fā)人員可以通過各類調(diào)試功能觀察變量和寄存器的變化，從而可以很清楚的了解整個(gè)程序運(yùn)行的狀況，及時(shí)的調(diào)整和修改程序，并不需要反復(fù)的向芯片燒寫程序，就可以完成對于程序的調(diào)試工作。 @@ 本文在分析了目前市場上常用仿真器的設(shè)計(jì)原理的基礎(chǔ)上，提出了以三星公司的S3C44BO ARM7處理器為主CPU，通過以太網(wǎng)接口進(jìn)行數(shù)據(jù)傳輸?shù)腁RMJTAT仿真器的設(shè)計(jì)方案。利用這種仿真器進(jìn)行程序調(diào)試，不僅可以大幅度的提高下載速度，還可以實(shí)現(xiàn)仿真器資源的共享，而且調(diào)試時(shí)程序是在目標(biāo)板上運(yùn)行，仿真更接近于目標(biāo)硬件。 @@ 文中首先對于傳統(tǒng)仿真器的設(shè)計(jì)原理、作用、存在的問題進(jìn)行了研究，然后提出了基于S3C44BO的以太網(wǎng)接口的ARM-JTAG仿真器的設(shè)計(jì)。該仿真器的設(shè)計(jì)主要分為以下幾步：第一，提出總體設(shè)計(jì)方案，包括硬件的設(shè)計(jì)及軟件的設(shè)計(jì)。第二，詳細(xì)介紹該仿真器的硬件結(jié)構(gòu)設(shè)計(jì)和程序開發(fā)過程，其中特別對以太網(wǎng)接口的設(shè)計(jì)進(jìn)行了研究。第三，總結(jié)了該仿真器的功能、特點(diǎn)。 @@關(guān)鍵詞：仿真器；S3C44BO；以太網(wǎng)接口；JTAG；LwIP
標(biāo)簽： ARMJTAG 以太網(wǎng)接口 仿真器
上傳時(shí)間： 2013-06-16
上傳用戶：253189838
現(xiàn)在，下一代嵌入式微處理器和軟件面臨著不斷減小的產(chǎn)品壽命。而由此產(chǎn)生的縮短的研發(fā)周期則要求設(shè)計(jì)者能夠在更短的時(shí)間內(nèi)開發(fā)出更為復(fù)雜的處理器和軟件。為了解決這個(gè)問題，嵌入式系統(tǒng)的仿真逐漸成為在新的可編程結(jié)構(gòu)的開發(fā)中必不可少的工具。對于嵌入式系統(tǒng)仿真核心的指令集仿真器，由于普遍使用的解釋型仿真器的性能較低，從十幾年前開始，人們就開始了對編譯型指令集仿真器的研究。但是，由于編譯技術(shù)的限制，它從來沒有能夠在商業(yè)產(chǎn)品中推廣。 ARM公司06年新推出的Cortex-M3系列芯片已經(jīng)廣泛應(yīng)用在無線傳感器網(wǎng)絡(luò)等領(lǐng)域。本文將針對基于ARM Cortex-M3的嵌入式系統(tǒng)設(shè)計(jì)出一個(gè)仿真平臺，以ARM Cortex-M3 所采用最新的Thumb-2 指令集作為目標(biāo)指令集，設(shè)計(jì)了其仿真器，給出了一種優(yōu)化的解釋型指令仿真機(jī)。 1.首先介紹了Thumb-2 指令集的編程模型，包括目標(biāo)指令集支持的處理器的模式、寄存器和存儲器的組織。 2.其次建立了仿真平臺。在平臺的建立過程中，設(shè)計(jì)了結(jié)合編譯技術(shù)速度和解釋技術(shù)靈活性的仿真機(jī)；完成了Thumb-2 指令集體系結(jié)構(gòu)的描述；實(shí)現(xiàn)了存儲器接口，從而可以滿足目標(biāo)指令集對存儲器的訪問要求；介紹了ELF 文件格式，并設(shè)計(jì)了將ELF 文件中的指令和數(shù)據(jù)裝入存儲器的裝載程序。 3.最后以一個(gè)基于ARM Cortex-M3 處理器的機(jī)器小車嵌入式系統(tǒng)為例，對仿真平臺進(jìn)行功能上的驗(yàn)證。
標(biāo)簽： Cortex-M ARM txt 嵌入式系統(tǒng)
上傳時(shí)間： 2013-07-19
上傳用戶：111111112
較高性能的永磁同步電機(jī)矢量控制系統(tǒng)需要實(shí)時(shí)更新電機(jī)參數(shù)，文章中采用一種在線辨識永磁同步電機(jī)參數(shù)的方法。這種基于最小二乘法參數(shù)辨識方法是在轉(zhuǎn)子同步旋轉(zhuǎn)坐標(biāo)系下進(jìn)行的，通過MATLAB/SIMULINK對基于最小二乘法的永磁同步電機(jī)參數(shù)辨識進(jìn)行了仿真，仿真結(jié)果表明這種電機(jī)參數(shù)辨識方法能夠?qū)崟r(shí)、準(zhǔn)確地更新電機(jī)控制參數(shù)。 關(guān)鍵詞：永磁同步電機(jī);參數(shù)辨識;最小二乘法
標(biāo)簽： 最小二乘法 參數(shù)辨識 仿真研究
上傳時(shí)間： 2013-06-06
上傳用戶：685
雷達(dá)顯控終端作為對雷達(dá)數(shù)據(jù)的直觀表述，是各種雷達(dá)系統(tǒng)中的重要組成部分。該文對Direct3D 和雷達(dá)顯示器進(jìn)行介紹，并在此基礎(chǔ)上，提出一種新的基于VC++和Direct3D 的雷達(dá)P 型顯示器仿真模型
標(biāo)簽： Direct3D PPI VC 雷達(dá)
上傳時(shí)間： 2013-06-19
上傳用戶：
基于Multisim的計(jì)算機(jī)組成原理實(shí)驗(yàn)仿真.pdf
標(biāo)簽： Multisim 計(jì)算機(jī)組成原理 實(shí)驗(yàn)仿真
上傳時(shí)間： 2013-05-17
上傳用戶：6546544
單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國目前應(yīng)用最廣的單片機(jī)之一。 隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展，每個(gè)邏輯器件中門電路的數(shù)量越來越多，一個(gè)邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動。隨著FPGA的規(guī)模越來越大，設(shè)計(jì)越來越復(fù)雜，使用IP核是一個(gè)發(fā)展趨勢。 本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn)，主要針對以下三個(gè)方面研究： (1)FPGA開發(fā)平臺的硬件實(shí)現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲器，搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實(shí)現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實(shí)現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個(gè)模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲器模塊、定時(shí)/計(jì)數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計(jì)的8051IP核，實(shí)現(xiàn)了對一個(gè)4×4鍵盤的監(jiān)測掃描、鍵盤確認(rèn)、按鍵識別等應(yīng)用。
標(biāo)簽： FPGA 8051 單片機(jī) IP核
上傳時(shí)間： 2013-04-24
上傳用戶：1417818867
高性能濾波器是現(xiàn)代信號處理的一種基本電路，傳統(tǒng)的設(shè)計(jì)思想和方法運(yùn)算量大，存在優(yōu)化復(fù)雜的缺點(diǎn)。本文采用Pspice 的仿真優(yōu)化工具對二階低通濾波器基于通帶寬度的目標(biāo)進(jìn)行了優(yōu)化和仿真，結(jié)果表明優(yōu)化目標(biāo)和仿
標(biāo)簽： Pspice 低通濾波器 優(yōu)化設(shè)計(jì) 仿真分析
上傳時(shí)間： 2013-06-25
上傳用戶：1134473521
近年來，人們對無線數(shù)據(jù)和多媒體業(yè)務(wù)的需求迅猛增加，促進(jìn)了寬帶無線通信新技術(shù)的發(fā)展和應(yīng)用。正交頻分復(fù)用 (Orthogonal Frequency Division Multiolexing，OFDM)技術(shù)已經(jīng)廣泛應(yīng)用于各種高速寬帶無線通信系統(tǒng)中。然而 OFDM 系統(tǒng)相比單載波系統(tǒng)更容易受到頻偏和時(shí)偏的影響，因此如何有效地消除頻偏和時(shí)偏，實(shí)現(xiàn)系統(tǒng)的時(shí)頻同步是 OFDM 系統(tǒng)中非常關(guān)鍵的技術(shù)。 本文討論了非同步對 OFDM 系統(tǒng)的影響，分析了當(dāng)前用于 OFDM 系統(tǒng)中基于數(shù)據(jù)符號的同步算法，并簡單介紹非基于數(shù)據(jù)符號同步技術(shù)。基于數(shù)據(jù)符號的同步技術(shù)通過加入訓(xùn)練符號或?qū)ьl等附加信息，并利用導(dǎo)頻或訓(xùn)練符號的相關(guān)性實(shí)現(xiàn)時(shí)頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時(shí)間較短。 隨著電子芯片技術(shù)的快速發(fā)展，電子設(shè)計(jì)自動化 (Electronic DesignAutomation，EDA) 技術(shù)和可編程邏輯芯片 (FPGA/CPLD) 的應(yīng)用越來越受到大家的重視，為此文中對 EDA 技術(shù)和 Altera 公司制造的 FPGA 芯片的原理和結(jié)構(gòu)特點(diǎn)進(jìn)行了闡述，還介紹了在相關(guān)軟件平臺進(jìn)行開發(fā)的系統(tǒng)流程。 論文在對基于數(shù)據(jù)符號三種算法進(jìn)行較詳細(xì)的分析和研究的基礎(chǔ)上，尤其改進(jìn)了基于導(dǎo)頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實(shí)現(xiàn)了 OFDM 同步的硬件設(shè)計(jì)，然后進(jìn)行了軟件仿真。其中對基于導(dǎo)頻符號同步的改進(jìn)算法硬件設(shè)計(jì)過程了進(jìn)行了詳細(xì)闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計(jì)同步算法也有具體的仿真實(shí)現(xiàn)。 最后，文章還對它們進(jìn)行了比較，基于導(dǎo)頻符號同步設(shè)計(jì)的同步精度比較高，但是耗費(fèi)芯片的資源多，另一個(gè)缺點(diǎn)是沒有頻偏估計(jì)，因此運(yùn)用受到一定限制。基于 PN 序列幀的同步設(shè)計(jì)使用了最少的芯片資源，但要提取 PN 序列中的信號數(shù)據(jù)有一定困難。基于循環(huán)前綴的同步設(shè)計(jì)占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點(diǎn)，但可以根據(jù)不同的信道環(huán)境選用它們。
標(biāo)簽： FPGA 數(shù)據(jù) 同步的 仿真實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：斷點(diǎn)PPpp
隨著人們對無線通信需求和質(zhì)量的要求越來越高，無線通信設(shè)備的研發(fā)也變得越來越復(fù)雜，系統(tǒng)測試在整個(gè)設(shè)備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期，測試人員需要在實(shí)驗(yàn)室模擬出無線信道的各種傳播特性，以便對所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試與測試。無線信道仿真器是進(jìn)行無線通信系統(tǒng)硬件調(diào)試與測試不可或缺的儀器之一。 本文設(shè)計(jì)的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個(gè)反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過對每個(gè)反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺產(chǎn)生后儲存在單板上的SDRAM中。啟動測試之后，上行數(shù)據(jù)在CPU的控制下通過信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對通信設(shè)備測試的要求和無線信道自身的特點(diǎn)，完成了對無線信道仿真器系統(tǒng)設(shè)計(jì)方案的吸收和修改。 其次，針對FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實(shí)現(xiàn)過程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時(shí)延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設(shè)計(jì)之后，對無線信道仿真器的測試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測試，單天線和多天線的測試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：小楊高1
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
