2006altera大賽－基于軟核Nios的寬譜正弦信號發生器設計：摘要：本設計運用了基于 Nios II 嵌入式處理器的 SOPC 技術。系統以 ALTERA公司的 Cyclone 系列 FPGA 為數字平臺，將微處理器、總線、數字頻率合成器、存儲器和 I/O 接口等硬件設備集中在一片 FPGA 上，利用直接數字頻率合成技術、數字調制技術實現所要求波形的產生，用 FPGA 中的 ROM 儲存 DDS 所需的波形表，充分利用片上資源，提高了系統的精確度、穩定性和抗干擾性能。使用新的數字信號處理（DSP）技術，通過在 Nios 中軟件編程解決
不同的調制方式的實現和選擇。系統頻率實現 1Hz～20MHz 可調，步進達到了1Hz；完成了調幅、調頻、二進制 PSK、二進制 ASK、二進制 FSK 調制和掃頻輸出的功能。
標簽：
Nios
Cyclone
altera
ALTERA
上傳時間：
2015-09-02
上傳用戶：coeus
