摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO。基于ML505開發(fā)平臺(tái)構(gòu)建了一個(gè)高速串行數(shù)據(jù)傳輸系統(tǒng),重點(diǎn)說明了該系統(tǒng)采用RocketIO實(shí)現(xiàn)1. 25Gbp s高速串行傳輸?shù)脑O(shè)計(jì)方案。實(shí)現(xiàn)并驗(yàn)證了采用FPGA完成千兆串行傳輸?shù)墓δ苣繕?biāo),為后續(xù)采用FPGA實(shí)現(xiàn)各種高速協(xié)議奠定了良好的基礎(chǔ)。關(guān)鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數(shù)字系統(tǒng)互連設(shè)計(jì)中,高速串行I/O技術(shù)取代傳統(tǒng)的并行I/O技術(shù)成為當(dāng)前發(fā)展的趨勢(shì)。與傳統(tǒng)并行I/O技術(shù)相比,串行方案提供了更大的帶寬、更遠(yuǎn)的距離、更低的成本和更高的擴(kuò)展能力,克服了并行I/O設(shè)計(jì)存在的缺陷。在實(shí)際設(shè)計(jì)應(yīng)用中,采用現(xiàn)場(chǎng)可編程門陣列( FPGA)實(shí)現(xiàn)高速串行接口是一種性價(jià)比較高的技術(shù)途徑。
上傳時(shí)間： 2013-10-22
上傳用戶：semi1981
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
•1-1 傳輸線方程式 •1-2 傳輸線問題的時(shí)域分析 •1-3 正弦狀的行進(jìn)波 •1-4 傳輸線問題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線問題的解法 •1-8 傳輸線的阻抗匹配
上傳時(shí)間： 2013-10-21
上傳用戶：fhzm5658
AHCI串行ATA高級(jí)主控接口
上傳時(shí)間： 2013-11-05
上傳用戶：helmos
USB轉(zhuǎn)串行口電路原理圖及PCB文件PL2303 USB轉(zhuǎn)串行口電路原理圖及PCB文件PL2303 USB轉(zhuǎn)串行口電路原理圖及PCB文件PL2303
上傳時(shí)間： 2013-10-30
上傳用戶：kernor
25針及9針串行口各針意義
標(biāo)簽： 串行口
上傳時(shí)間： 2013-11-24
上傳用戶：1051290259
介紹了串行磁盤接口SATA,SAS的技術(shù)要點(diǎn)。串行接口由于數(shù)據(jù)傳送方式額突破，傳輸頻率可作極高的提升，信號(hào)的抗干擾能力強(qiáng)，可長距離傳輸
標(biāo)簽： 計(jì)算機(jī)存儲(chǔ) 接口 串行
上傳時(shí)間： 2013-11-06
上傳用戶：邶刖
串行NOR Flash是用串口進(jìn)行連續(xù)數(shù)據(jù)存取的小尺寸、低功耗Flash存儲(chǔ)器；相對(duì)于并行Flash，它用更少的引腳傳送數(shù)據(jù)，這降低了系統(tǒng)空間、功耗、成本。它內(nèi)部的地址空間是線性的，隨機(jī)訪問速度快；它的傳輸效率高，在1~ 4MB的小容量時(shí)具有很高的性價(jià)比。更重要的是，串行NOR Flash的讀寫操作十分簡單。這些優(yōu)勢(shì)使得串行NOR Flash被廣泛地用于微型、低功耗的數(shù)據(jù)存儲(chǔ)系統(tǒng)。串行NOR Flash 可通過SPI進(jìn)行操作。用戶根據(jù)NOR Flash芯片自定義的協(xié)議，通過SPI發(fā)送命令到芯片，并接收NOR Flash芯片返回的狀態(tài)信息和數(shù)據(jù)信息。此外，用戶在使用串行NOR Flash時(shí)需要注意其支持哪些類型的SPI操作方式。
上傳時(shí)間： 2013-11-08
上傳用戶：wangjin2945
128Mb以上的串行閃存被認(rèn)為是電子產(chǎn)品滿足市場(chǎng)需求、增加更多功能的一個(gè)主要障礙，針對(duì)需要128Mb以上串行閃存的應(yīng)用要求，美光科技 (Micron Technology)推出一個(gè)簡單的獨(dú)一無二的擴(kuò)容解決方案。這個(gè)解決方案可以把存儲(chǔ)容量輕松地?cái)U(kuò)大到4G或更大，完全兼容現(xiàn)有的串行外設(shè)接口(SPI)協(xié)議，無需重新設(shè)計(jì)主芯片的硬件。該解決方案優(yōu)于市場(chǎng)上現(xiàn)有的要求創(chuàng)建一個(gè)新的32位尋址模式的解決方案，因?yàn)閯?chuàng)建新的尋址模式可能強(qiáng)迫設(shè)計(jì)人員修改軟硬件。
上傳時(shí)間： 2013-12-20
上傳用戶：569342831
計(jì)算源程序行數(shù)的軟件
上傳時(shí)間： 2014-01-11
上傳用戶：WMC_geophy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
