<bdo id="same2"></bdo>
隨著電信業的迅猛發展，電信網絡總體規模不斷擴大，網絡結構日益復雜先進。作為通訊支撐系統的通訊用基礎電源系統，市場需求逐年增加，其動力之源的重要性也日益突出。龐大的電信網絡高效、安全、有序的正常運行，對通信電源系統的品質提出了越來越嚴格的要求，推動了通信電源向著高效率、高頻化、模塊化、數字化方向發展。 本文在廣泛了解通信電源的行業現狀和研究熱點的基礎上，深入研究了開關電源的基本原理及相關技術，重點分析了開關電源功率因數技術及移相全橋軟開關PWM技術的基本原理，并在這基礎上設計了一款通信機房常用的48V/25A的通信電源模塊，該電源模塊由功率因數校正和DC/DC變換兩級電路組成，采用了一些最新的技術來提高電源的性能。例如，在電路拓撲中引入軟開關技術，通過采用移相全橋軟開關PWM變換器實現開關管的零電壓開通，減小功率器件損耗，提高電源效率；采用高性能的DSP芯片對電源實現數字PWM控制，克服了一般單芯片控制器由于運行頻率有限，無法產生足夠高頻率和精度的PWM輸出及無法完成單周期控制的缺陷；引入了智能控制技術，以模糊自適應PID控制算法取代傳統的PID算法，提高了開關電源的動態性能。 整篇論文以電源設計為主線，在詳細分析電路原理的基礎上，進行系統的主電路參數設計、輔助電路設計、控制回路設計、仿真研究、軟件實現。
上傳時間： 2013-05-26
上傳用戶：l254587896
串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信
上傳時間： 2013-05-20
上傳用戶：netwolf
關于485通信的一些資料 和自己寫的一個仿真 三機通訊（一個主機，2個從機）
上傳時間： 2013-06-18
上傳用戶：gzming
通信技術新手入門資料，手機軟件開發 GSM數字移動通信系統培訓教材.pdf
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
通信電路，主要為高頻電路，發射電路、接受電路、高頻放大、功率放大等電路。
標簽： 通信電路
上傳時間： 2013-06-14
上傳用戶：zsjinju
固態硬盤是一種以FLASH為存儲介質的新型硬盤。由于它不像傳統硬盤一樣以高速旋轉的磁盤為存儲介質，不需要浪費大量的尋道時間，因此它有著傳統硬盤不可比擬的順序和隨機存儲速度。同時由于固態硬盤不存在機械存儲結構，因此還具有高抗震性、無工作噪音、可適應惡劣工作環境等優點。隨著計算機技術的高速發展，固態硬盤技術已經成為未來存儲介質技術發展的必然趨勢。 本文以設計固態硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協議并使用硬件編程語言verilog，設計了一個位于設備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發送的IDE指令并控制硬盤設備進行相應的狀態遷移和指令操作，從而完成硬盤設備端與主機端之間基本的狀態通信以及數據通信。論文主要完成了幾個方面的內容。第一：論文從固態硬盤的基本結構出發，分析了固態硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設計的要點和難點；第二：論文設計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗模塊六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設計；第三：論文以設計狀態機流程和主要控制信號的方式實現了各個具體子功能模塊并列舉了部分關鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現，并通過SAS邏輯分析儀和QuartusⅡ對IDE控制器進行了功能測試和分析，驗證了本論文設計的正確性。
上傳時間： 2013-07-31
上傳用戶：liangrb
隨著數字化技術的飛速發展，數字視頻信號的傳輸技術更是受到人們的關注。相比較其它類型的信息傳輸如文本和數據，視頻通信需要占用更多的帶寬資源，因此為了實現在帶寬受限的條件下的傳輸，視頻源必須經過大量壓縮。盡管現在的網絡狀況不斷地改善，但相對與快速增長的視頻業務而言，網絡帶寬資源仍然是遠遠不夠的。2003年3月，新一代視頻壓縮標準H．264/AVC的推出，使視頻壓縮研究進入了一個新的層次。H．264標準中包含了很多先進的視頻壓縮編碼方法，與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網絡友好性。然而，高編碼壓縮率是以很高的計算復雜度為代價的，H．264標準的計算復雜度約為H．263的3倍，所以在實際應用中必須對其算法進行優化以減低其計算復雜度。 @@ 本文首先介紹了H．264標準的研究背景，分析了國內外H．264硬件系統的研究現狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標準的理論知識、關鍵技術分別進行了介紹。 @@ 對H．264塊匹配運動估計算法進行研究，對經典的塊匹配運動估計算法通過對比分析，三步、二維等算法在搜索效率上優于全搜索算法，而全搜索算法在數據流的規則性和均勻性有著自己的優越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結構的特點，提出改進的塊匹配運動估計全搜索算法。本文基于對數據流的分析，對硬件尋址進行了研究。通過一次完整的全搜索數據流分析，改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結構進行了功能子模塊劃分；然后對每個子模塊進行設計和仿真和對整個運動估計模塊進行聯合仿真驗證。 @@關鍵詞：H．264；FPGA；QuartusⅡ；幀間預測；運動估計；塊匹配
上傳時間： 2013-04-24
上傳用戶：zttztt2005
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
擴頻通信技術因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優點，在軍事抗干擾和個人通信業務中得到了很大的發展。尤其是基于擴頻理論的CDMA通信技術成為國際電聯規定的第三代移動通信系統的主要標準化建議后，標志著擴頻通信技術在民用通信領域的應用進入了新階段。 近年來，隨著微電子技術和電子設計自動化(EDA)技術的迅速發展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設計方便靈活等特點廣泛應用于數字信號處理領域。 本論文正是采用基于FPGA硬件平臺來實現了一個直接序列擴頻通信基帶系統，該系統的實現涉及擴頻通信和有關FPGA的相關知識，以及實現這些模塊的VHDL硬件描述語言和QuartusⅡ開發平臺，目標是實現一個集成度高、靈活性強、并具有較強的數據處理能力的擴頻通信基帶系統。 本論文中首先對擴頻通信的基礎理論做了探討，著重對直序擴頻的理論進行了分析；其次根據理論分析，設計了全數字直接序列擴頻基帶系統的結構，完成了擴頻序列的產生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關解擴和幾種同步捕獲電路的設計，將多種專用芯片的功能集成在一片大規模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。
上傳時間： 2013-04-24
上傳用戶：chenjjer
通信與信息技術行業飛速發展，已成為我國支柱產業之一。隨著該行業的迅速發展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源，隨著EDA技術的發展，實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內容，加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現場可編程的優勢，適合高集成度和高速的時序運算。本文總結現有通信原理實驗設備的優缺點，采用FPGA技術設計出集驗證性和設計性于一體，具備較高的綜合性和系統性的通信原理實驗系統。 本系統提供了一個開放性的硬件、軟件平臺，從培養學生實際動手能力出發，利用FPGA在通用的硬件上實現所有實驗內容。學生在本系統上除了能完成已固化的實驗內容，還可以實現電子設計開發和驗證。這對培養學生的實踐能力大有裨益。 本文結合數字通信系統基本模型，把基于FPGA的通信原理實驗系統劃分為信號源模塊、發送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術，能夠生成非常高的頻率精度，可作為任意波形發生器。發送端和接收端模塊結合到一起組成多體制調制解調器，形成多頻段、多波形的軟件無線電系統。載波同步采用全數字COSTAS環提取技術，具備良好的載波跟蹤特性，利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統的研究現狀和意義；然后根據通信系統模型從《通信原理》各個章節中提煉出各模塊的實驗內容，分別列出各實驗的數字化實現模型；繼而根據各模塊資源需求選取合適FPGA芯片，并給出硬件設計方案；最后，給出各模塊在FPGA上具體實現過程、系統測試結果及分析。測試和實際運行結果表明設計方法正確，且功能和技術指標滿足設計要求。 關鍵詞：通信原理，實驗系統，FPGA，DDS，多體制調制解調，全數字COSTAS環，位同步
上傳時間： 2013-07-07
上傳用戶：evil
<bdo id="oq6iy"></bdo>
<bdo id="oq6iy"></bdo>