關(guān)于半橋或全橋自舉式浮動(dòng)?xùn)艠O驅(qū)動(dòng)的四個(gè)中文文檔，為飛兆和IR公司技術(shù)文檔，介紹了自舉電路元件的選取及實(shí)際問(wèn)題解決。可從其官網(wǎng)中下載。這里集合上傳~
標(biāo)簽： 驅(qū)動(dòng)
上傳時(shí)間： 2013-07-30
上傳用戶：碉堡1234
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時(shí)支持短距離和長(zhǎng)距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來(lái)實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢(shì)必會(huì)增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì)，提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法，利用硬件描述語(yǔ)言來(lái)編制UART的各個(gè)子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長(zhǎng)度以及奇偶校驗(yàn)方式，還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場(chǎng)合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過(guò)程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-08-02
上傳用戶：rocketrevenge
調(diào)整視頻圖像的分辨率需要視頻縮放技術(shù)。如果圖像縮放技術(shù)的處理速度達(dá)到實(shí)時(shí)性要求就可以應(yīng)用于視頻縮放。 傳統(tǒng)圖像縮放技術(shù)利用插值核函數(shù)對(duì)已有像素點(diǎn)進(jìn)行插值重建還原圖像。本文介紹了圖像插值的理論基礎(chǔ)一采樣定理，并對(duì)理想重建函數(shù)Sinc函數(shù)進(jìn)行了討論。本文介紹了常用的線性圖像插值技術(shù)及像素填充、自適應(yīng)插值和小波域圖像縮放等技術(shù)。然后，本文討論了分級(jí)線性插值算法的思想，設(shè)計(jì)并實(shí)現(xiàn)了FPGA上的分級(jí)雙三次算法。最后本文對(duì)各種算法的縮放效果進(jìn)行了分析和討論。 本文在分析現(xiàn)有視頻縮放算法基礎(chǔ)之上，提出了分級(jí)線性插值算法，并應(yīng)用在簡(jiǎn)化線性插值算法中。分級(jí)線性插值算法以犧牲一定的計(jì)算精度為代價(jià)，用查找表代替乘法計(jì)算，降低了算法復(fù)雜度。本文設(shè)計(jì)并實(shí)現(xiàn)了分級(jí)雙三次插值算法，詳細(xì)說(shuō)明了板上系統(tǒng)的模塊結(jié)構(gòu)。最后本文將分級(jí)線性插值算法與原線性插值算法效果圖進(jìn)行比較，比較結(jié)果顯示分級(jí)插值算法與原算法誤差較小，在放大比例較小時(shí)可以取代原算法。結(jié)果證明分級(jí)雙三次線性插值算法的FPGA實(shí)現(xiàn)能夠滿足額定幀頻，可以進(jìn)行實(shí)時(shí)視頻縮放。
標(biāo)簽： FPGA 實(shí)時(shí)視頻 算法研究
上傳時(shí)間： 2013-04-24
上傳用戶：亞亞娟娟123
MPEG-2是MPEG組織在1994年為了高級(jí)工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn)，其優(yōu)秀性使之成為過(guò)去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn)，也是未來(lái)十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究?jī)?nèi)容，建立系統(tǒng)級(jí)設(shè)計(jì)方案，設(shè)計(jì)FPGA原型芯片，并在FPGA系統(tǒng)中驗(yàn)證視頻解碼芯片的功能。最后在0.18微米工藝下實(shí)現(xiàn)ASIC的前端設(shè)計(jì)。完成的主要工作包括以下幾個(gè)方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計(jì)，采用了自頂而下的設(shè)計(jì)方法，實(shí)現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點(diǎn)，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實(shí)現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實(shí)現(xiàn)了具體模塊的設(shè)計(jì)：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計(jì)中提出了特有的解碼方式；在可變長(zhǎng)模塊中的變長(zhǎng)數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實(shí)現(xiàn)，大大減少了變長(zhǎng)數(shù)據(jù)解碼的時(shí)間；IQ、IDCT模塊采用流水的設(shè)計(jì)方法，減少數(shù)據(jù)計(jì)算的時(shí)間：運(yùn)動(dòng)補(bǔ)償模塊，針對(duì)模塊數(shù)據(jù)運(yùn)算量大和訪問(wèn)幀存儲(chǔ)器頻繁的特點(diǎn)，采用四個(gè)插值單元同時(shí)處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來(lái)加快運(yùn)動(dòng)補(bǔ)償速度。 3.根據(jù)視頻解碼的參考軟件，通過(guò)解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來(lái)驗(yàn)證模塊的功能正確性。最后用FPGA開發(fā)板實(shí)現(xiàn)了解碼系統(tǒng)的原型芯片驗(yàn)證，取得了良好的解碼效果。 整個(gè)設(shè)計(jì)采用Verilog HDL語(yǔ)言描述，通過(guò)了現(xiàn)場(chǎng)可編程門陣列(FPGA)的原型驗(yàn)證，并采用SIMC0.18μm工藝單元庫(kù)完成了該電路的邏輯綜合。經(jīng)過(guò)實(shí)際視頻碼流測(cè)試，本文設(shè)計(jì)可以達(dá)到MPEG-2視頻主類主級(jí)的實(shí)時(shí)解碼的技術(shù)要求。
上傳時(shí)間： 2013-07-27
上傳用戶：ice_qi
便攜式B型超聲診斷儀具有無(wú)創(chuàng)傷、簡(jiǎn)便易行、相對(duì)價(jià)廉等優(yōu)勢(shì)，在臨床中越來(lái)越得到廣泛的應(yīng)用。它將超聲波技術(shù)、微電子技術(shù)、計(jì)算機(jī)技術(shù)、機(jī)械設(shè)計(jì)與制造及生物醫(yī)學(xué)工程等技術(shù)融合在一起。開展該課題的研究對(duì)提高臨床診斷能力和促進(jìn)我國(guó)醫(yī)療事業(yè)的發(fā)展具有重要的意義。 便攜式B型超聲診斷儀由人機(jī)交互系統(tǒng)、探頭、成像系統(tǒng)、顯示系統(tǒng)構(gòu)成。其基本工作過(guò)程是：首先人機(jī)交互系統(tǒng)接收到用戶通過(guò)鍵盤或鼠標(biāo)發(fā)出的命令，然后成像系統(tǒng)根據(jù)命令控制探頭發(fā)射超聲波，并對(duì)回波信號(hào)處理、合成圖像，最后通過(guò)顯示系統(tǒng)完成圖像的顯示。 成像系統(tǒng)作為便攜式B型超聲診斷儀的核心對(duì)圖像質(zhì)量有決定性影響，但以前研制的便攜式B型超聲診斷儀的成像系統(tǒng)在三個(gè)方面存在不足：第一、采用的是單片機(jī)控制步進(jìn)電機(jī)，控制精度不高，導(dǎo)致成像系統(tǒng)采樣不精確；第二、采用的數(shù)字掃描變換算法太粗糙，影響超聲圖像的分辨率；第三、它的CPU多采用的是51系列單片機(jī)，測(cè)量速度太慢，同時(shí)也不便于系統(tǒng)升級(jí)和擴(kuò)展。 針對(duì)以上不足，提出了基于FPGA的B型超聲成像系統(tǒng)解決方案，采用Altera公司的EP2C5Q208C8芯片實(shí)現(xiàn)了步進(jìn)電機(jī)步距角的細(xì)分，使電機(jī)旋轉(zhuǎn)更勻速，提高了采樣精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA內(nèi)實(shí)現(xiàn)數(shù)字掃描變換，提高了圖像分辨率；人機(jī)交互系統(tǒng)采用S3C2410-AL作為CPU，改善了測(cè)量速度和系統(tǒng)的擴(kuò)展性。 通過(guò)對(duì)系統(tǒng)硬件電路的設(shè)計(jì)、制作，軟件的編寫、調(diào)試，結(jié)果表明，本文所設(shè)計(jì)的便攜式B型超聲成像系統(tǒng)圖像分辨率高、測(cè)量速度快、體積小、操作方便。本文所設(shè)計(jì)的便攜式B型超聲診斷儀可在野外作業(yè)和搶險(xiǎn)（諸如地震、抗洪）中發(fā)揮作用，同時(shí)也可在鄉(xiāng)村診所中完成對(duì)相關(guān)疾病的診斷工作。
上傳時(shí)間： 2013-05-18
上傳用戶：helmos
本研究針對(duì)目標(biāo)識(shí)別等系統(tǒng)中由于載機(jī)轉(zhuǎn)動(dòng)而使目標(biāo)圖像發(fā)生旋轉(zhuǎn)，給測(cè)量及人眼觀察帶來(lái)的影響，因此需要對(duì)目標(biāo)圖像進(jìn)行實(shí)時(shí)的反旋轉(zhuǎn)處理，對(duì)目前出現(xiàn)的消像旋技術(shù)進(jìn)行分析和比較，選擇從電子學(xué)消旋方法出發(fā)，研究圖像消像旋的方法，并給出了基于FPGA的實(shí)時(shí)消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計(jì)。 本文在對(duì)電子圖像消旋原理的深入分析的基礎(chǔ)上，設(shè)計(jì)并利用Visual C++6.0軟件仿真實(shí)現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法，再利用后插值處理保證了圖像的質(zhì)量；構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實(shí)時(shí)消像旋系統(tǒng)，利用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)了整個(gè)消像旋算法的FPGA設(shè)計(jì)。該系統(tǒng)利用高速相機(jī)和Camera Link接口傳輸圖像，提高了系統(tǒng)的運(yùn)行速度。利用QuartusII和Matlab軟件對(duì)整個(gè)算法設(shè)計(jì)進(jìn)行混合仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠成功地對(duì)采集到的灰度圖像進(jìn)行消像旋處理，旋轉(zhuǎn)后的圖像清晰穩(wěn)定，像素誤差小于一個(gè)像素，而且對(duì)于視頻信號(hào)只有一幀的延時(shí)不到20ms，達(dá)到系統(tǒng)參數(shù)要求。
上傳時(shí)間： 2013-07-04
上傳用戶：MATAIYES
在當(dāng)今的廣播系統(tǒng)中，絕大部分的視頻信號(hào)是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會(huì)引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺(jué)效果，去隔行技術(shù)應(yīng)運(yùn)而生。同時(shí)，視頻信號(hào)本身的低幀頻也會(huì)導(dǎo)致行抖動(dòng)、線爬行以及大面積閃爍等視覺(jué)效果上的缺陷。增加掃描頻率會(huì)把這些視覺(jué)缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對(duì)圖像大小變化的要求就必須對(duì)原始信號(hào)分辨率即每幀行數(shù)和每行像素?cái)?shù)進(jìn)行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過(guò)用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái)，經(jīng)過(guò)設(shè)計(jì)輸入、仿真、測(cè)試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。另外采用FPGA器件可以將原來(lái)的電路板級(jí)產(chǎn)品集成芯片級(jí)產(chǎn)品，從而降低了功耗，提高了可靠性，同時(shí)還可以很方便的對(duì)設(shè)計(jì)進(jìn)行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后，重點(diǎn)對(duì)去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實(shí)現(xiàn)方案進(jìn)行了由簡(jiǎn)單到復(fù)雜的深入研究，分別給出了最簡(jiǎn)解決方案、基于非線性算法的解決方案和基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案。最簡(jiǎn)解決方案利用線性算法將去隔行，幀頻轉(zhuǎn)換，分辨率變換三項(xiàng)處理同時(shí)實(shí)現(xiàn)，達(dá)到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求，是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場(chǎng)合并方式，幀頻轉(zhuǎn)換采用幀重復(fù)方式，分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對(duì)靜止區(qū)域的判斷，靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù)，非靜止區(qū)域的輸出像素值通過(guò)對(duì)已存輸入數(shù)據(jù)進(jìn)行非線性運(yùn)算得出。基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案在對(duì)靜止區(qū)域進(jìn)行判斷和處理的基礎(chǔ)上，對(duì)欲生成的變頻后的場(chǎng)間插值幀進(jìn)行運(yùn)動(dòng)估計(jì)，根據(jù)運(yùn)動(dòng)矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場(chǎng)間相應(yīng)時(shí)間位置上的插值幀輸出數(shù)據(jù)，該方案采用了自定義的前后向塊匹配運(yùn)動(dòng)估計(jì)方式，通過(guò)對(duì)三步搜索算法的高效實(shí)現(xiàn)，將SAD 值進(jìn)行比較得出運(yùn)動(dòng)矢量。
標(biāo)簽： FPGA 視頻格式轉(zhuǎn)換 算法研究
上傳時(shí)間： 2013-07-19
上傳用戶：米卡
在仿真環(huán)境下實(shí)現(xiàn)TMS320C6000系列DSP的程序自引導(dǎo)
上傳時(shí)間： 2013-08-03
上傳用戶：tdyoung
本文講述了一種運(yùn)用于功率型MOSFET 和IGBT 設(shè)計(jì)性能自舉式柵極驅(qū)動(dòng)電路的系統(tǒng)方法，適用于高頻率，大功率及高效率的開關(guān)應(yīng)用場(chǎng)合。不同經(jīng)驗(yàn)的電力電子工程師們都能從中獲益。在大多數(shù)開關(guān)應(yīng)用中
標(biāo)簽： 6076 AN 高電壓 柵極驅(qū)動(dòng)器IC
上傳時(shí)間： 2013-04-24
上傳用戶：520
自適應(yīng)濾波器是統(tǒng)計(jì)信號(hào)處理的一個(gè)重要組成部分。在實(shí)際應(yīng)用中，由于沒(méi)有充足的信息來(lái)設(shè)計(jì)固定系數(shù)的數(shù)字濾波器，或者設(shè)計(jì)規(guī)則會(huì)在濾波器正常運(yùn)行時(shí)改變，因此我們需要研究自適應(yīng)濾波器。凡是需要處理未知統(tǒng)計(jì)環(huán)境下運(yùn)算結(jié)果所產(chǎn)生的信號(hào)或需要處理非平穩(wěn)信號(hào)時(shí)，自適應(yīng)濾波器可以提供一種吸引人的解決方法，而且其性能通常遠(yuǎn)優(yōu)于用常規(guī)方法設(shè)計(jì)的固定濾波器。此外，自適應(yīng)濾波器還能提供非自適應(yīng)方法所不可能提供的新的信號(hào)處理能力。 本論文從自適應(yīng)濾波器研究的重要意義入手，介紹了線性自適應(yīng)濾波器的基本原理、算法及設(shè)計(jì)方法，對(duì)幾種基于最小均方誤差準(zhǔn)則或最小平方誤差準(zhǔn)則的自適應(yīng)濾波器算法進(jìn)行研究，最終基于一改近的LMS算法設(shè)計(jì)復(fù)數(shù)自適應(yīng)濾波器，并以VHDL語(yǔ)言編寫在maxplus平臺(tái)上進(jìn)行仿真測(cè)試。
標(biāo)簽： FPGA 自適應(yīng)濾波器
上傳時(shí)間： 2013-07-11
上傳用戶：W51631
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="k0y0a"></li>