PID算法在AVR單片機(jī)上的應(yīng)用,風(fēng)機(jī)的閉環(huán)控制
上傳時(shí)間: 2013-04-24
上傳用戶:aa17807091
基于maga8的無傳感器的直流無刷電機(jī)控制系統(tǒng) 對于無刷電機(jī)驅(qū)動器的設(shè)計(jì)很有幫助的啊 呵呵
標(biāo)簽: maga8 無傳感器 控制系統(tǒng)
上傳時(shí)間: 2013-05-21
上傳用戶:qlpqlq
固態(tài)硬盤是一種以FLASH為存儲介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲介質(zhì),不需要浪費(fèi)大量的尋道時(shí)間,因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機(jī)存儲速度。同時(shí)由于固態(tài)硬盤不存在機(jī)械存儲結(jié)構(gòu),因此還具有高抗震性、無工作噪音、可適應(yīng)惡劣工作環(huán)境等優(yōu)點(diǎn)。隨著計(jì)算機(jī)技術(shù)的高速發(fā)展,固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲介質(zhì)技術(shù)發(fā)展的必然趨勢。 本文以設(shè)計(jì)固態(tài)硬盤控制芯片IDE接口部分為項(xiàng)目背景,通過可編程邏輯器件FPGA,基于ATA協(xié)議并使用硬件編程語言verilog,設(shè)計(jì)了一個(gè)位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機(jī)所發(fā)送的IDE指令并控制硬盤設(shè)備進(jìn)行相應(yīng)的狀態(tài)遷移和指令操作,從而完成硬盤設(shè)備端與主機(jī)端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個(gè)方面的內(nèi)容。第一:論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā),分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時(shí)序要求,并概括了IDE控制器設(shè)計(jì)的要點(diǎn)和難點(diǎn);第二:論文設(shè)計(jì)了IDE控制器的總體功能框架,將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗(yàn)?zāi)K六大子功能模塊,并分析了各個(gè)子功能模塊的基本工作原理和具體功能設(shè)計(jì);第三:論文以設(shè)計(jì)狀態(tài)機(jī)流程和主要控制信號的方式實(shí)現(xiàn)了各個(gè)具體子功能模塊并列舉了部分關(guān)鍵代碼,同時(shí)給出了主要子功能模塊的時(shí)序仿真圖;最后,論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實(shí)現(xiàn),并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進(jìn)行了功能測試和分析,驗(yàn)證了本論文設(shè)計(jì)的正確性。
上傳時(shí)間: 2013-07-31
上傳用戶:liangrb
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時(shí)支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢,難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信,勢必會增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢,提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法,其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法,利用硬件描述語言來編制UART的各個(gè)子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內(nèi)部,這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議,主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗(yàn)方式,還有多種中斷源、中斷優(yōu)先級、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力,模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO,采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境,也能適合低速的數(shù)據(jù)傳輸場合,因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過程中,利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明,本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。
上傳時(shí)間: 2013-08-02
上傳用戶:rocketrevenge
PID算法自從問世以來,一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展,PID算法也得到了長足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法,針對特定的控制領(lǐng)域,出現(xiàn)了一些新的控制算法,模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時(shí)隨著微電子技術(shù)的發(fā)展,現(xiàn)場可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟,為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實(shí)現(xiàn)提供了可能性,同時(shí)節(jié)省了外圍的電路,使算法模塊的集成度大大提高。 本文針對當(dāng)前國內(nèi)外在算法研究方面的熱點(diǎn)問題,對模糊PID算法進(jìn)行了深入的分析和研究。通過對汽輪機(jī)調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析,對其進(jìn)行了數(shù)學(xué)建模。采用某汽輪機(jī)的實(shí)際設(shè)計(jì)運(yùn)行參數(shù),利用Matlab仿真軟件,對該汽輪機(jī)的數(shù)學(xué)模型進(jìn)行了甩負(fù)荷動態(tài)特性仿真。仿真結(jié)果表明,模糊PID可以更好地解決汽輪發(fā)電機(jī)組在甩負(fù)荷過程中由于機(jī)組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動作,使得汽輪發(fā)電機(jī)組意外停機(jī)的問題,能夠保證汽輪發(fā)電機(jī)組在意外甩負(fù)荷時(shí)機(jī)組正常的機(jī)械運(yùn)轉(zhuǎn)。根據(jù)模糊控制理論的特點(diǎn)及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀,提出了在FPGA上實(shí)現(xiàn)模糊PID算法的具體實(shí)現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上,選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片,利用分層模塊化設(shè)計(jì)思想,在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中,利用原理圖設(shè)計(jì)輸入和VHDL設(shè)計(jì)輸入相結(jié)合的方式實(shí)現(xiàn)了模糊PID控制算法,同時(shí)分別對實(shí)現(xiàn)的各個(gè)功能模塊和整個(gè)算法模塊進(jìn)行了功能時(shí)序仿真。根據(jù)仿真結(jié)果分析,該設(shè)計(jì)實(shí)現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實(shí)現(xiàn)很好的避免了因CPU或者其它問題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問題,提高了控制的可靠性。同時(shí)加強(qiáng)了模塊的通用性,減少了系統(tǒng)硬件開發(fā)周期,節(jié)省了外圍設(shè)備的電路,降低了設(shè)計(jì)開發(fā)成本。
上傳時(shí)間: 2013-07-21
上傳用戶:thinode
隨著電子技術(shù)的快速發(fā)展,各種電子設(shè)備對時(shí)間精度的要求日益提升。在衛(wèi)星發(fā)射、導(dǎo)航、導(dǎo)彈控制、潛艇定位、各種觀測、通信等方面,時(shí)鐘同步技術(shù)都發(fā)揮著極其重要的作用,得到了廣泛的推廣。對于分布式采集系統(tǒng)來說,中心主站需要對來自于不同采集設(shè)備的采集數(shù)據(jù)進(jìn)行匯總和分析,得到各個(gè)采集點(diǎn)對同一事件的采集時(shí)間差異,通過對該時(shí)間差異的分析,最終做出對事件的準(zhǔn)確判斷。如果分布式采集系統(tǒng)中的各個(gè)采集設(shè)備不具有統(tǒng)一的時(shí)鐘基準(zhǔn),那么得到的各個(gè)采集時(shí)間差異就不能反映出實(shí)際情況,中心主站也無法準(zhǔn)確地對事件進(jìn)行分析和判斷,甚至得出錯(cuò)誤的結(jié)論。因此,時(shí)鐘同步是分布式采集系統(tǒng)正常運(yùn)作的必要前提。 目前國內(nèi)外時(shí)鐘同步領(lǐng)域常用的技術(shù)有GPS授時(shí)技術(shù),鎖相環(huán)技術(shù)和IRIG-B 碼等。GPS授時(shí)技術(shù)雖然精度高,抗干擾性強(qiáng),但是由于需要專用的GPS接收機(jī),若單純使用GPS 授時(shí)技術(shù)做時(shí)鐘同步,就需要在每個(gè)采集點(diǎn)安裝接收機(jī),成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入?yún)⒖夹盘柾降募夹g(shù),輸出信號的時(shí)鐘準(zhǔn)確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘枴RIG-B 碼是一種信息量大,適合傳輸?shù)臅r(shí)間碼,但是由于其時(shí)間精度低,不適合應(yīng)用于高精度時(shí)鐘同步的系統(tǒng)。基于上述分析,本文結(jié)合這三種常用技術(shù),提出了一種基于FPGA的分布式采集系統(tǒng)時(shí)鐘同步控制技術(shù)。該技術(shù)既保留了GPS 授時(shí)的高精確度和高穩(wěn)定性,又具備IRIG-B時(shí)間碼易傳輸和低成本的特性,為分布式采集系統(tǒng)中的時(shí)鐘同步提供了一種新的解決方案。 本文中的設(shè)計(jì)采用了Ublox公司的精確授時(shí)GPS芯片LEA-5T,通過對GPS芯片串行時(shí)間信息解碼,獲得準(zhǔn)確的UTC時(shí)間,并實(shí)現(xiàn)了分布式采集系統(tǒng)中各個(gè)采集設(shè)備的精確時(shí)間打碼。為了能夠使整個(gè)分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時(shí)鐘,本論文采用了數(shù)模混合的鎖相環(huán)技術(shù),將GPS 接收芯片輸出的高精度秒信號作為參考基準(zhǔn),生成了與秒信號高精度同步的100MHZ 高頻時(shí)鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分,將B 碼的準(zhǔn)時(shí)標(biāo)志與GPS 秒信號同步,提高了IRIG-B 碼的時(shí)間精度。在分布式采集系統(tǒng)中,IRIG-B時(shí)間碼能直接通過串口或光纖將各個(gè)采集點(diǎn)時(shí)間與UTC時(shí)間統(tǒng)一,節(jié)約了各點(diǎn)布設(shè)GPS 接收機(jī)的高昂成本。最后,通過PC104總線對時(shí)鐘同步控制卡進(jìn)行了數(shù)據(jù)讀取和測試,通過實(shí)驗(yàn)結(jié)果的分析,提出了改進(jìn)方案。實(shí)驗(yàn)表明,改進(jìn)后的時(shí)鐘同步控制方案具有很高的時(shí)鐘同步精度,對時(shí)鐘同步技術(shù)有著重大的推進(jìn)意義!
上傳時(shí)間: 2013-08-05
上傳用戶:lz4v4
激光打標(biāo)是指利用高能量密度的激光束在物件表面作永久性標(biāo)刻。激光打標(biāo)以其“打標(biāo)速度快、性能穩(wěn)定、打標(biāo)質(zhì)量好”等優(yōu)勢,獲得了日益廣泛的應(yīng)用。傳統(tǒng)的激光打標(biāo)系統(tǒng)一般是基于ISA總線或PCI總線的,運(yùn)動控制卡必須插在計(jì)算機(jī)的PCI插槽內(nèi),且不支持熱捅拔,影響了控制卡的穩(wěn)定性;以單片機(jī)為主控制器的激光打標(biāo)控制卡雖然成本低、運(yùn)行可靠,但由于其運(yùn)算速度慢、存儲容量有限,限制了它的應(yīng)用范圍。 運(yùn)動控制卡是激光打標(biāo)系統(tǒng)的核心組成部分。本文設(shè)計(jì)了一種新型的基于USB總線,以FPGA為主控單元的振鏡掃描式激光打標(biāo)控制卡,它利用了USB總線高速、穩(wěn)定、易用和FPGA資源豐富、處理能力強(qiáng)、易擴(kuò)展等優(yōu)點(diǎn),將PC機(jī)強(qiáng)大的信息處理能力與運(yùn)動控制卡的運(yùn)動控制能力相結(jié)合,具有信息處理能力強(qiáng)、開放程度高、使用方便的特點(diǎn)。 本文首先介紹了激光打標(biāo)的原理,激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀以及激光打標(biāo)系統(tǒng)的組成結(jié)構(gòu)。在對USB總線技術(shù)作了簡要介紹后,詳細(xì)討論了激光打標(biāo)控制卡的硬件電路設(shè)計(jì),包括USB接口電路,F(xiàn)PGA主控單元電路,D/A單元電路,存儲器電路,I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細(xì)設(shè)計(jì),通過軟硬件調(diào)試,控制卡實(shí)現(xiàn)了USB通信,輸出兩路模擬信號,SRAM數(shù)據(jù)讀寫,數(shù)字量輸入輸出等功能。
標(biāo)簽: FPGA USB 激光打標(biāo)
上傳時(shí)間: 2013-04-24
上傳用戶:prczsf
煙葉烘烤是煙葉生產(chǎn)中一個(gè)非常重要的環(huán)節(jié),為保證煙葉烘烤的質(zhì)量,需要有效的控制溫度和濕度讓其按照“三段式”工藝曲線進(jìn)行變化。本文通過對三段式工藝的分析,構(gòu)建了以FPGA為控制核心,采用數(shù)字式溫濕度傳感器進(jìn)行溫濕度測量的烤煙自動控制系統(tǒng)。 整個(gè)系統(tǒng)的實(shí)現(xiàn)是基于CYCLONEⅡ系列的FPGA器件EP2C8Q208C8進(jìn)行的。同時(shí)對系統(tǒng)的配置電路、驅(qū)動電路、顯示控制電路、語音提示和溫濕度測量電路進(jìn)行了設(shè)計(jì),并給出了各個(gè)模塊的電路原理圖。由于溫濕度測量是系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)的重要部分,所以本文重點(diǎn)討論了溫度傳感器DS18820和濕度傳感器HS1101的性能特點(diǎn)、工作原理、處理次序和設(shè)計(jì)流程。針對煙葉烘烤過程中烤房溫濕度的測量和控制中,存在的強(qiáng)時(shí)變、大時(shí)滯、非線性的問題,采用了模糊控制算法進(jìn)行控制,并給出了模糊控制器設(shè)計(jì)的方法。另外,為方便用戶調(diào)用煙葉烘烤中經(jīng)驗(yàn)曲線,提出了使用EEPROM對烘烤經(jīng)驗(yàn)曲線參數(shù)進(jìn)行處理。而且討論了如何通過I2C總線與EEPROM進(jìn)行讀寫操作進(jìn)而實(shí)現(xiàn)參數(shù)的保存和讀取。系統(tǒng)的測試結(jié)果表明烤煙自動控制系統(tǒng)基本上達(dá)到了實(shí)際的要求,具有一定的先進(jìn)性。
標(biāo)簽: FPGA 自動控制系統(tǒng)
上傳時(shí)間: 2013-04-24
上傳用戶:也一樣請求
MPEG-2是MPEG組織在1994年為了高級工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn),其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn),也是未來十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究內(nèi)容,建立系統(tǒng)級設(shè)計(jì)方案,設(shè)計(jì)FPGA原型芯片,并在FPGA系統(tǒng)中驗(yàn)證視頻解碼芯片的功能。最后在0.18微米工藝下實(shí)現(xiàn)ASIC的前端設(shè)計(jì)。完成的主要工作包括以下幾個(gè)方面: 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計(jì),采用了自頂而下的設(shè)計(jì)方法,實(shí)現(xiàn)系統(tǒng)的功能單元的劃分;根據(jù)其視頻解碼的特點(diǎn),確定解碼器的控制方式;把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù),實(shí)現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實(shí)現(xiàn)了具體模塊的設(shè)計(jì):根據(jù)本文研究的要求,在比特流格式器模塊設(shè)計(jì)中提出了特有的解碼方式;在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實(shí)現(xiàn),大大減少了變長數(shù)據(jù)解碼的時(shí)間;IQ、IDCT模塊采用流水的設(shè)計(jì)方法,減少數(shù)據(jù)計(jì)算的時(shí)間:運(yùn)動補(bǔ)償模塊,針對模塊數(shù)據(jù)運(yùn)算量大和訪問幀存儲器頻繁的特點(diǎn),采用四個(gè)插值單元同時(shí)處理,增加像素緩沖器,充分利用并行性結(jié)構(gòu)等方法來加快運(yùn)動補(bǔ)償速度。 3.根據(jù)視頻解碼的參考軟件,通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗(yàn)證模塊的功能正確性。最后用FPGA開發(fā)板實(shí)現(xiàn)了解碼系統(tǒng)的原型芯片驗(yàn)證,取得了良好的解碼效果。 整個(gè)設(shè)計(jì)采用Verilog HDL語言描述,通過了現(xiàn)場可編程門陣列(FPGA)的原型驗(yàn)證,并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實(shí)際視頻碼流測試,本文設(shè)計(jì)可以達(dá)到MPEG-2視頻主類主級的實(shí)時(shí)解碼的技術(shù)要求。
上傳時(shí)間: 2013-07-27
上傳用戶:ice_qi
隨著數(shù)碼技術(shù)的不斷發(fā)展,數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大,其實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點(diǎn)使其非常適用于進(jìn)行一些基于像素級的圖像處理。 傳統(tǒng)的圖像顯示系統(tǒng)必須連接到PC才能觀察圖像視頻,存在著高速實(shí)時(shí)性、穩(wěn)定性問題。本設(shè)計(jì)脫離高清晰工業(yè)相機(jī)必須與PC連接才可以觀看到高清晰圖像的束縛,實(shí)現(xiàn)系統(tǒng)的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器,提出用硬件實(shí)現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換的設(shè)計(jì)方案,完成由黑白圖像到高清彩色圖像的轉(zhuǎn)換,用SDRAM作緩存,輸出標(biāo)準(zhǔn)VGA信號,可直接連接VGA顯示器、投影儀等設(shè)備進(jìn)行實(shí)時(shí)的視頻圖像觀看,與模擬相機(jī)740X576分辨率(480線)圖像相比,設(shè)計(jì)圖像畫質(zhì)相當(dāng)于1280X1024分辨率(750線),最高幀率25fps,整個(gè)結(jié)構(gòu)應(yīng)用FPGA作為主控制器,用少量的緩存代替?zhèn)鹘y(tǒng)的大容量存儲,加快了運(yùn)算速率,減小了電路規(guī)模,滿足圖像實(shí)時(shí)處理的要求,使展現(xiàn)出來的視頻圖像得到質(zhì)的飛躍。可以廣泛應(yīng)用于工業(yè)控制和遠(yuǎn)程監(jiān)控等領(lǐng)域。 論文研究的重點(diǎn)是采用altera公司EP2C芯片前端驅(qū)動CMOS圖像傳感器,實(shí)時(shí)采集Bayer圖像象素,分析研究CFA圖像插值算法,實(shí)現(xiàn)了基于FPGA的實(shí)時(shí)線性插值算法,能夠?qū)斎胧敲肯袼?bit、分辨率為1280×1204的Bayer模式圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)重構(gòu),輸出彩色RGB圖像。由端口FIFO作為數(shù)據(jù)緩沖,存儲一幀圖像到高速SDRAM,構(gòu)建VGA顯示控制器,實(shí)現(xiàn)對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進(jìn)行實(shí)時(shí)顯示。 整個(gè)模塊結(jié)構(gòu)包括電源模塊單元等、CMOS成像單元、FPGA數(shù)據(jù)處理單元、SDRAM控制單元、VGA顯示接口單元。 最后,對系統(tǒng)進(jìn)行了調(diào)試。經(jīng)實(shí)驗(yàn)驗(yàn)證,系統(tǒng)達(dá)到了實(shí)時(shí)性,能正確和可靠的工作。整個(gè)設(shè)計(jì)模塊能夠滿足高幀率和高清晰的實(shí)時(shí)圖像處理,占用系統(tǒng)資源很少,用較少的時(shí)間完成了圖像數(shù)據(jù)的轉(zhuǎn)換,提高了效率。
標(biāo)簽: FPGA 實(shí)時(shí)圖像采集 與處理系統(tǒng)
上傳時(shí)間: 2013-06-08
上傳用戶:zhengjian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1