雙基地合成孔徑雷達(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達，也是當今SAR技術的一個發(fā)展方向，在軍用及民用領域都具有良好的應用前景，近年來成為研究的熱點。本文則側重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面，推導了雙基地SAR的系統(tǒng)分辨特性及雷達方程，分析了主要系統(tǒng)參數(shù)之間的約束關系。針對正側視機載雙基地SAR系統(tǒng)，本文對距離一多普勒算法進行了推廣。最后得到點目標的仿真結果。 在成像算法的FPGA實現(xiàn)上，在System Generator環(huán)境下對算法進行定點仿真。完成距離一多普勒成像算法的硬件實現(xiàn)，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設計、DCM數(shù)字時鐘管理等主要部分。針對硬件實現(xiàn)的特點，對算法的部分運算進行了簡化。 為了對算法實現(xiàn)進行驗證，設計開發(fā)了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設計，主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間： 2013-07-26
上傳用戶：是王洪文
礦用隔爆饋電開關是煤礦井下配電系統(tǒng)的關鍵設備，作為配電開關，用于含有瓦斯或煤塵等爆炸危險環(huán)境的礦井中，控制和保護低壓供電網絡。其性能好壞直接影響著煤礦井下的生產安全和生產效率，而目前國內饋電開關普遍存在集成度低、可靠性差、智能監(jiān)控水平低等缺點。 本課題將嵌入式網絡控制系統(tǒng)應用到饋電開關中，通過對礦山供電系統(tǒng)工作原理、真空饋電開關工作原理以及基于EasyARM2200(Philips LPC2210為處理器、ARM7為內核)嵌入式網絡控制系統(tǒng)的研究，實現(xiàn)了總體網絡拓撲結構的設計和智能饋電開關控制系統(tǒng)硬件電路的設計；通過對嵌入式實時操作系統(tǒng)的移植、嵌入式TCP/IP協(xié)議棧的實現(xiàn)和移植以及基于C/S模式下的套接字編程等的研究和分析，完成了監(jiān)控主機與嵌入式系統(tǒng)的通信軟件和保護控制算法的應用程序的編寫，從而實現(xiàn)了礦井地面監(jiān)控主機與井下嵌入式系統(tǒng)饋電開關的快速通信，解決了地面監(jiān)控主機對井下饋電回路及電氣開關的遠程智能監(jiān)控的難題，最終設計出一套集實時保護控制和遠程監(jiān)控功能于一身的智能型饋電開關網絡控制系統(tǒng)。 實驗結果表明：在嵌入式系統(tǒng)端的通信軟件和監(jiān)控主機端的通信軟件的驅動下，實現(xiàn)了嵌入式系統(tǒng)與監(jiān)控主機的快速遠程通信，通信速度快、可靠性高、可視化效果好，完全滿足了監(jiān)控系統(tǒng)的快速通信要求。 本課題的研究成果為工業(yè)控制領域提供了一個開放式、全分布、可互操作性的通信控制平臺，為提高煤礦井下設備的遠程智能監(jiān)控水平和安全操控系數(shù)提供了新的解決方法，為地面監(jiān)控系統(tǒng)實現(xiàn)更大規(guī)模、更深層次地對井下電氣設備的集中控制、分散管理奠定了理論和實踐基礎。
標簽： ARM 嵌入式網絡 中的應用 控制系統(tǒng)
上傳時間： 2013-06-25
上傳用戶：wl9454
礦用隔爆饋電開關是煤礦井下配電系統(tǒng)的關鍵設備，用于含有瓦斯或煤塵等爆炸危險環(huán)境的礦井中，控制和保護低壓供電網絡。其性能好壞直接影響著煤礦井下的生產安全和生產效率。 論文將嵌入式網絡控制系統(tǒng)應用到饋電開關中，通過對礦山供電系統(tǒng)工作原理、真空饋電開關工作原理以及基于EasyARM2200(Philips LPC2210為處理器、ARM7為內核)嵌入式網絡控制系統(tǒng)的研究，實現(xiàn)了總體網絡拓撲結構的設計和智能饋電開關控制系統(tǒng)硬件電路的設計；通過對嵌入式實時操作系統(tǒng)的移植、嵌入式TCP/IP協(xié)議棧的實現(xiàn)和移植以及基于C/S模式下的套接字編程等的研究和分析，完成了監(jiān)控主機與嵌入式系統(tǒng)的通信軟件和保護控制算法的應用程序的編寫，從而實現(xiàn)了礦井地面監(jiān)控主機與井下嵌入式系統(tǒng)饋電開關的快速通信，解決了地面監(jiān)控主機對井下饋電回路及電氣開關的遠程智能監(jiān)控的難題，設計完成了一套集實時保護控制和遠程監(jiān)控功能于-身的智能型饋電開關網絡控制系統(tǒng)。
上傳時間： 2013-05-21
上傳用戶：a937518043
5月1日凌晨發(fā)布第一測試版 功能介紹: 1.生成中英文數(shù)字混合的字符串的字模數(shù)據(jù). 2.可選擇字體，大小，并且可獨立調整文字的長和寬，生成任意形狀的字符。 3.各種旋轉，翻轉文字功能 4.任意調整輸出點陣大小，并任意調整字符在點陣中的位置。 5.字模數(shù)據(jù)輸出可自定義各種格式，系統(tǒng)預設了C語言和匯編語言兩種格式，并且可自己 定義出新的數(shù)據(jù)輸出格式；每行輸出數(shù)據(jù)個數(shù)可調。 6.支持四種取模方式：逐行（就是橫向逐行取點），逐列（縱向逐列取點），行列（先 橫向取第一行的8個點作為第一個字節(jié)，然后縱向取第二行的8個點作為第二個字節(jié)……）， 列行（先縱向取第一列的前8個點作為第一個字節(jié)，然后橫向取第二列的前8個點作為第二個 字節(jié)……） 7.支持陰碼（亮點為1），陽碼（亮點為0）取模 8.支持縱向（第一位為低位）（，倒向第一位為高位）取模 9.輸出數(shù)制可選16進制或10進制 10.可生成索引文件，用于在生成的大量字庫中可快速檢索到需要的漢字 11.動態(tài)液晶面板彷真，可調節(jié)彷真面板象素點大小和顏色 12.圖形模式下可任意用鼠標作畫，左鍵畫圖，右鍵擦圖。 12.旋轉，翻轉，平移等字符模式下的功能也可用與對BMP圖象的處理 版本為pctolcd1.94 5月1日晚上發(fā)布第二測試版 更新如下: 1.增加鎖定點陣大小功能，例如可鎖定24X24點陣大小，然后調節(jié)獨立調節(jié)字點陣的大小 2.增加熱鍵功能，可用光標配合Ctrl,Shift對文字大小和位置修改 3.增加精簡輸出格式選項 4.把文字輸入框換成了文字輸入組合框，這樣就可以保存歷史紀錄。 5.輸出數(shù)據(jù)會自動清除以前的數(shù)據(jù) 6.可隱藏自定義格式，簡化操作 7.一些小的BUG修正。 版本為pctolcd2.03 5月3日凌晨發(fā)布第三測試版 更新如下: 1.增加了一些小東西，例如演示動畫一類的，我懶的一一寫了 2.改掉一些可惡的小BUG，例如點陣輸入框的自動完成。 3.增加大量文字處理和導入TXT文本文件功能，并且可以去除文本中的空白和重復字符， 可以對文本進行排序，適合于生成小字庫。我這里測試是3萬多字的TXT文件在2分鐘內轉成16X16點陣的字庫文件。 版本號為pctolcd2.53 由于本軟件側重于對字符的處理，所以在圖象方面功能較弱，請見晾。 5月8日發(fā)布正式版 正式版已經開始朝著液晶字庫生成軟件的方向進化了,我在后來的更新中把主要精力也放 在這部分,由于我目前還沒有發(fā)現(xiàn)有同類的軟件具備這個功能,也無法得到任何的參考,只能 自己摸索前進,所以如果還有不方便的地方請大家多提意見. 具體更新如下: 1.重寫大部分的內核代碼以配合漢字庫生成的功能,目前這個內核已經進行了反復的測試, 相信穩(wěn)定性和速度較前一版本有了巨大的提高. 2.去掉那個比較愚蠢的熱鍵區(qū)了,因為用處不大 3.增加漢字庫生成功能,這是最重要的改進之處,下文將詳細介紹. 4.修正許多小BUG,使軟件更加成熟些. 5月12日發(fā)布完美版 這次發(fā)布的PCtoLCD2002完美版與前一版本相比沒有增加太多的功能，因為我覺得現(xiàn)有的這些功能已經足夠用于生成各種字模的需要了，所以完美版的主要工作是反復測試，精心去除各種BUG，以及調節(jié)一些細微之處，目的當然就是追求完美！不過世上不會有真正完美的東西，這個軟件也不例外，而且這個軟件從頭至尾全部是我一個人編寫完成，精力有限，難免會顧此失彼，如果大家發(fā)現(xiàn)了這個版本中存在的BUG，請及時告訴我。 更新說明： 1。界面采用新的字體，不會再有那種難看的黑色粗體字，比以前的要漂亮多了。 2。加入全面的提示幫助，盡量減少普通用戶的各種疑惑。 3。修正生成文件的擴展名的一些BUG，不會總是加上FON的擴展名了。 4。修正生成字模數(shù)據(jù)的一些格式BUG，現(xiàn)在生成的C51格式字模數(shù)據(jù)基本上可以直接粘貼到源程序中使用而不需要修改了 5。加入新的字模數(shù)據(jù)格式調整項，允許用戶更自由的定制自己需要的數(shù)據(jù)格式 6。最重要的更新：全面支持保存當前設置功能，用戶設置的字模格式，主窗口狀態(tài)和字庫生成窗口選項信息均可保存，下一次打開窗口時不用重新設置。 7。修正了新建圖象時會自動跳到圖形模式的BUG 8。增加輸出緊湊格式數(shù)據(jù)選項，可以生成不包含空白行的字模數(shù)據(jù)。 9。完善了每行數(shù)據(jù)顯示個數(shù)的功能，可以任意設置每行顯示的數(shù)據(jù)個數(shù)，并同時可以設置每行索引數(shù)據(jù)顯示個數(shù)。 10。修正了取模說明的一些錯誤，并改動了格式。 11。現(xiàn)在當用戶選擇10進制輸出時，會自動去掉生成字模數(shù)據(jù)前的“0x",或后面的“H”，選擇16進制時則會自動加上。 12。對各個窗體重新設計以全面適應最大化的需要，如果您覺得當前窗口不夠大，可以最大化使用。 13。增加生成英文點陣字庫功能，可自動生成ASCII碼從0-127的任意點陣字庫，使用方法同生成國標點陣字庫功能。 14。再次優(yōu)化代碼，去掉各種調試信息，使程序速度再快一些。 15。還有許多細微的調整我記不清了…… 需要注意的地方： 在測試的過程中我發(fā)現(xiàn)了一個問題：在WIN98或WINME下當用戶直接生成特大點陣的字模時（例如320*320，1024*768的漢字字模），此時由于數(shù)據(jù)量非常龐大，而WIN98/WINME會有64K的數(shù)據(jù)容量限制，所以在主窗口中是無法得到全部的字模數(shù)據(jù)的，這時您需要使用字庫生成功能，通過形成一個數(shù)據(jù)文件才能得到完整的字模數(shù)據(jù)。 我認為到現(xiàn)在這個軟件功能已經很完善了，但可能使用上有點不方便，如果你有什么不明白 的地方，可以發(fā)帖子或發(fā)MAIL詢問
上傳時間： 2013-07-26
上傳用戶：sssnaxie
LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數(shù)據(jù)傳輸速率的關鍵技術。LDPC碼應用于實際通信系統(tǒng)是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現(xiàn)的前提下，結合連續(xù)相位MSK調制，滿足歸一化信噪比SNR=2dB時，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設計與實現(xiàn)。 LDPC碼的編碼復雜度往往與其幀長的平方成正比，編碼復雜度大，成為編碼硬件實現(xiàn)的一個障礙；論文針對實際系統(tǒng)的預期指標，通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長，設計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準循環(huán)編碼器和二階準循環(huán)編碼器。 對于每種編碼器，分別設計了其整體結構，并對每種編碼器的功能模塊進行深入研究，設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真；根據(jù)時序仿真結果和綜合報告對三種編碼方案進行比較，最終選擇串行準循環(huán)編碼器作為硬件實現(xiàn)的編碼方案。 最后，在FPGA中硬件實現(xiàn)了串行準循環(huán)編碼器并對其進行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現(xiàn)性。
標簽： LDPC FPGA 編碼器 實現(xiàn)研究
上傳時間： 2013-08-02
上傳用戶：林魚2016
近年來，LED(light emitting diode，發(fā)光二極管)電子顯示屏作為一種高科技產品日益引起人們的重視。它可以實時顯示或循環(huán)播放文字、圖形和圖像信息，具有顯示方式豐富、觀賞性強、顯示內容修改方便、亮度高、顯示穩(wěn)定且壽命長等多種優(yōu)點，被廣泛應用于商業(yè)廣告、體育比賽、交通信息報導等諸多領域。 LED顯示屏的核心技術主要集中在控制器中。目前，大部分異步顯示屏采用的是8位或16位的微控制器，由于受到微處理器的處理速度、體系架構、尋址范圍、外圍接口資源等諸多限制，已難以在要求顯示較多像素、顯示內容幀頻較高、動態(tài)顯示效果復雜的情況下得到良好的動態(tài)視覺效果。 針對以上情況，本文研究開發(fā)了一種全新的，由32位高性能ARM微處理器組成的LED顯示屏控制系統(tǒng)，就控制平臺、硬件結構和軟件開發(fā)實現(xiàn)給出了驅動部分和控制部分的詳細分析與設計。 本文根據(jù)LED顯示屏在列車車廂和火車、汽車車站旅客導向系統(tǒng)中為應用背景，結合LPC2138的功能特點和LED顯示屏的功能需求。詳細介紹了顯示屏控制系統(tǒng)中包括電源模塊、復位模塊、RS485通訊電路等主要模塊的設計。成功實現(xiàn)了數(shù)據(jù)掃描、數(shù)據(jù)發(fā)送、數(shù)據(jù)通訊等LED顯示屏所需的功能。 結合控制系統(tǒng)RS485通訊協(xié)議和系統(tǒng)顯示的要求，分析了LED顯示屏通訊和控制系統(tǒng)的軟件開發(fā)流程。并詳細分析了顯示屏的靜、動態(tài)圖文顯示軟件流程結構；系統(tǒng)從上位機接受數(shù)據(jù)到信息顯示的整個軟件處理流程。 最后本文分析了LED顯示屏控制系統(tǒng)研發(fā)中所遇到的幾個難點問題，包括：提高RS485總線可靠性和抗干擾問題、系統(tǒng)在頻繁更換內容死機的問題、顯示內容較多時視覺效果的處理問題，并給出了解決方法。 經過實際測試，本文所述LED顯示屏控制系統(tǒng)性能良好，工作穩(wěn)定可靠，易于維護升級，具有很高的性價比。
上傳時間： 2013-05-28
上傳用戶：chongchong2016
常模信號是一類非常重要的信號，而專門應用于常模信號的常模算法[1]具有復雜度較低、實現(xiàn)起來比較簡單、對陣列模型的偏差不敏感等顯著的優(yōu)點。因此，常模算法引起了眾多學者的廣泛關注。近年來，常模算法在多用戶檢測領域[2]的研究越來越受到諸多學者的關注。不僅如此，常模算法在其他領域也是備受矚目，如常模算法在盲均衡以及波束形成等領域的應用也是目前研究的熱點。除此之外，常模算法已經不僅僅局限在應用于常模信號，也可應用于多模信號[3]等。 本文對常模算法在多用戶檢測領域的應用以及FPGA[4]實現(xiàn)作了較多的研究工作，共分六章進行闡述。第一章為緒論，介紹了論文相關背景和本文的結構；第二章首先對常模算法作了理論分析，并改進了傳統(tǒng)的2-2型常模算法，我們稱之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺上搭建了仿真平臺，分析了常模算法在多用戶檢測中的應用；第三章研究了相關文獻，簡單介紹了FPGA概念及其設計流程和設計方法，并對VerilogHDL以及Quartus軟件做了簡要介紹；第四章則詳細介紹了常模算法的FPGA實現(xiàn)，用一種基于統(tǒng)計數(shù)據(jù)的方法確定了數(shù)據(jù)位長及精度，提出了其實現(xiàn)的系統(tǒng)框圖，并詳細闡述了各主要模塊的設計與實現(xiàn)，同時給出了最后的報告文件以及最高數(shù)據(jù)處理速度；第五章則在MATLAB平臺和QuartuslI的基礎上搭建了一個仿真平臺，借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能，對不同的精度對系統(tǒng)性能的影響做了討論，也統(tǒng)計了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結和對未來的展望。
上傳時間： 2013-06-23
上傳用戶：hzy5825468
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數(shù)字電視地面?zhèn)鬏敇藴省W洲第二代衛(wèi)星數(shù)字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環(huán)（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現(xiàn)簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現(xiàn)的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗矩陣準循環(huán)移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環(huán)移位擴展（CSEx，Cyclic Shift Expansion）實現(xiàn)的。在此基礎上，為了實現(xiàn)可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環(huán)移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環(huán)移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規(guī)則碼的結構，便于硬件實現(xiàn)；（偽）隨機生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對硬件實現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現(xiàn)復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數(shù)大致相同。 這種碼字構造和編碼聯(lián)合設計方案具有以下優(yōu)勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現(xiàn)高吞吐量LDPC碼收發(fā)端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規(guī)則、自適應、信源信道及調制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前，常用的頻率合成技術有直接式頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細且相位連續(xù)的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數(shù)字通信領域。 本論文是利用FPGA完成一個DDS系統(tǒng)。DDS是把一系列數(shù)字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換器產生已經用數(shù)字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統(tǒng)應包括：相位累加器，可在時鐘的控制下完成相位的累加(一般由ROM實現(xiàn))；DA轉換電路，將數(shù)字形式的幅度碼轉換成模擬信號。 本文根據(jù)設計指標，進行了DDS系統(tǒng)分析和設計，包括DDS系統(tǒng)框圖的設計，相位控制字和頻率控字的設計，以及軟件和硬件設計，重點在于利用FPGA改進設計，包括控制系統(tǒng)(頻率控制器和初始相位控制器)，尋址系統(tǒng)(相位累加器和數(shù)據(jù)存儲器)，以及轉換系統(tǒng)(D/A轉換器和濾波器)的設計。介紹了利用現(xiàn)場可編程邏輯門陣列(FPGA)實現(xiàn)數(shù)控振蕩器(DNO，即DDS)的原理、電路結構，重點介紹了DDS技術在FPGA中的實現(xiàn)方法，給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進行直接數(shù)字頻率合成的VHDL源程序。
上傳時間： 2013-04-24
上傳用戶：huangzchytems
現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的,它結合了微電子技術、電路技術和EDA(Electronics Design Automation)技術。隨著它的廣泛應用和快速發(fā)展,使設計電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統(tǒng)設計方法和設計思想的不斷推陳出新。 隨著數(shù)字電子技術的發(fā)展,數(shù)字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。離散傅立葉變換(DFT)作為數(shù)字信號處理中的基本運算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數(shù)量級,使得數(shù)字信號處理的實現(xiàn)變得更加容易。FFT已經成為現(xiàn)代數(shù)字信號處理的核心技術之一,因此對FFT算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義。 本文主要研究如何利用FPGA實現(xiàn)FFT算法,研制具有自主知識產權的FFT信號處理器。該設計采用高效基-16算法實現(xiàn)了一種4096點FFT復數(shù)浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯(lián)實現(xiàn),僅用8個實數(shù)乘法器就可實現(xiàn)基-16蝶形單元所需的8次復數(shù)乘法運算,在保持處理速度的優(yōu)勢下,比傳統(tǒng)的基-16算法節(jié)省了75％的乘法器邏輯資源。 在重點研究處理器蝶形單元設計的基礎上,本文完成了整個FFT處理器電路的FPGA設計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結構的設計；在此基礎上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現(xiàn)方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實現(xiàn)了處理器各個模塊的RTL設計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設計實現(xiàn)。 經過仿真驗證,本文所設計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設計要求。
上傳時間： 2013-04-24
上傳用戶：科學怪人
