差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，差分線大多為電路中最關(guān)鍵的信號(hào)，差分線布線的好壞直接影響到PCB板子信號(hào)質(zhì)量。
標(biāo)簽： Differential Allegro Signal 差分信號(hào)
上傳時(shí)間： 2013-09-04
上傳用戶：jennyzai
Proteus 仿真軟件在單片機(jī)設(shè)計(jì)中的應(yīng)用
標(biāo)簽： Proteus 仿真軟件 中的應(yīng)用 單片機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-09-22
上傳用戶：671145514
PROTEUS 在 MCS-51與ARM7系統(tǒng)中的應(yīng)用百例(438到618)目前能下載到都是不全的，只有前面438頁(yè)。所以上傳剩下的部分
標(biāo)簽： PROTEUS ARM7 MCS 438
上傳時(shí)間： 2013-09-25
上傳用戶：菁菁聆聽(tīng)
主要是電子元器件在仿真中的符號(hào)
標(biāo)簽： proteus 電子元件 符號(hào)
上傳時(shí)間： 2014-12-23
上傳用戶：csgcd001
隨著Java開(kāi)源技術(shù)的不斷進(jìn)步，以及企業(yè)需求的日益增長(zhǎng)，在辦公自動(dòng)化領(lǐng)域，特別是對(duì)于業(yè)務(wù)流程的實(shí)現(xiàn)，其開(kāi)發(fā)形態(tài)已經(jīng)發(fā)生了巨大的變化，傳統(tǒng)的硬編碼開(kāi)發(fā)業(yè)務(wù)流程方式已經(jīng)不再適應(yīng)高效的開(kāi)發(fā)過(guò)程以及企業(yè)靈活多變的業(yè)務(wù)需求。隨著工作流技術(shù)的不斷發(fā)展，基于工作流引擎的工作流開(kāi)發(fā)方式從根本上解決了傳統(tǒng)開(kāi)發(fā)過(guò)程中的各種弊端，各種工作流產(chǎn)品開(kāi)始廣泛應(yīng)用于實(shí)際項(xiàng)目。在軟件項(xiàng)目中，通過(guò)引入開(kāi)源工作流產(chǎn)品并對(duì)其進(jìn)行修改和完善，可以提高軟件開(kāi)發(fā)周期以及軟件產(chǎn)品的靈活性，從而提高軟件企業(yè)的效率和競(jìng)爭(zhēng)力。
標(biāo)簽： JBPM 工作流引擎 中的應(yīng)用
上傳時(shí)間： 2013-10-20
上傳用戶：cepsypeng
在脈沖中子氧活化測(cè)井儀中，伽馬射線時(shí)間譜的采集是儀器至為關(guān)鍵的部分。伽馬射線時(shí)間譜采集電路常用的設(shè)計(jì)采用單片機(jī)與CPLD組合的方案，CPLD實(shí)現(xiàn)伽馬射線計(jì)數(shù)，單片機(jī)則負(fù)責(zé)數(shù)據(jù)的處理、傳輸?shù)裙ぷ鳌；趩纹琍SoC芯片的新方案，設(shè)計(jì)了伽馬射線時(shí)間譜采集電路，實(shí)現(xiàn)了同樣的功能。功能考核和高溫考核證明，該方案有效、可靠，解決了高溫CPLD價(jià)格昂貴且難以購(gòu)買的問(wèn)題，同時(shí)還能減少采集電路體積和成本。
標(biāo)簽： PSoC 時(shí)間譜 中的應(yīng)用 采集電路
上傳時(shí)間： 2014-12-23
上傳用戶：希醬大魔王
針對(duì)信號(hào)檢測(cè)中經(jīng)常存在的噪聲污染問(wèn)題，利用小波分解之后可以在各個(gè)層次選擇閾值，對(duì)噪聲成分進(jìn)行抑制，手段更加靈活。本文介紹了小波變換的一般理論以及在信號(hào)降噪中的應(yīng)用，分析了被噪聲污染后的信號(hào)的特性；利用MATLAB軟件進(jìn)行了信號(hào)降噪的模擬仿真實(shí)驗(yàn)并在降噪光滑性和相似性兩個(gè)方面體現(xiàn)出小波變換的優(yōu)勢(shì)。本文分別使用了不同類型的小波和相同類型小波下不同閾值對(duì)信號(hào)進(jìn)行了降噪．仿真結(jié)果表明小波變換具有良好降噪的效果。
標(biāo)簽： 小波分析 信號(hào)降噪 中的應(yīng)用
上傳時(shí)間： 2013-10-19
上傳用戶：alex wang
主要介紹電子設(shè)計(jì)自動(dòng)化EDA技術(shù)的仿真軟件Multisim的主要功能特點(diǎn)，并通過(guò)該軟件對(duì)基于555定時(shí)器設(shè)計(jì)的多諧振蕩器的波形仿真這一實(shí)例來(lái)進(jìn)一步說(shuō)明它在數(shù)字電路設(shè)計(jì)中的應(yīng)用。在與傳統(tǒng)實(shí)驗(yàn)進(jìn)行對(duì)比的同時(shí)得出其也具有局限性的結(jié)論。
標(biāo)簽： Multisim 數(shù)字電路 中的應(yīng)用
上傳時(shí)間： 2013-10-20
上傳用戶：lalalal
射頻遙控在家電遙控器中的應(yīng)用電路圖
標(biāo)簽： 射頻遙控 家電遙控器 中的應(yīng)用 電路圖
上傳時(shí)間： 2013-11-19
上傳用戶：erkuizhang
摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的 性能。尤其現(xiàn)代電子系統(tǒng)對(duì)性能的越來(lái)越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問(wèn) 題。 1) 時(shí)鐘的快速電平切換將給電路帶來(lái)的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對(duì)電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來(lái)達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對(duì)系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對(duì)高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處 理。 1 時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來(lái)分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把 時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘 的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就 可以提高為原來(lái)的4 倍(如圖1b 所示)。 以前也有人嘗試過(guò)用專門的延遲線或邏輯門延時(shí)來(lái)達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無(wú)法實(shí)現(xiàn)高精度的時(shí)間分辨。 近年來(lái)半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們?cè)谶@方面作了一些嘗試性的工作: 要獲得 良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的 晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過(guò)一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對(duì)這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分 相時(shí)鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說(shuō)明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開(kāi)銷, 一般以串行模式傳輸 圖3 時(shí)鐘分為4 個(gè)相位 數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。 但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開(kāi)頭有一個(gè)用于同步檢測(cè)的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間 分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說(shuō), 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對(duì)整個(gè)系統(tǒng)設(shè)計(jì)帶來(lái)很多的困擾。 我們?cè)谶@里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過(guò)鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過(guò)分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。 我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測(cè)出這 個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個(gè)判別原理, 我們?cè)O(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。 在板上通過(guò)鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過(guò)優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對(duì)68MHz 的時(shí)鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由 于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(dòng)(Aperture J itters) , 無(wú)法達(dá)到很 好的時(shí)間分辨。 現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時(shí)鐘分別作為ADC 的 轉(zhuǎn)換時(shí)鐘, 對(duì)模擬信號(hào)進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號(hào)經(jīng)過(guò) 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫(xiě)入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過(guò)采樣 點(diǎn)依次相差90°相位。通過(guò)存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問(wèn)題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時(shí)鐘 分相 技術(shù)應(yīng)用
上傳時(shí)間： 2013-12-17
上傳用戶：xg262122
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
