亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

器件選型

  • 數字信號處理選擇指南pdf

    德州儀器 (TI) 處理器幾乎能滿足您所能想到的各種應用需求。我們陣營強大的處理器系列擁有各種價位、性能及功耗的產品可供選擇,能滿足幾乎任何數字電子設計的要求。利用 TI 廣博的系統專業知識、針對外設設計的全方位支持以及隨時可方便獲得的全套軟件與配套模擬組件,您能夠實現無窮無盡的設計方案。德州儀器 2008 年第二季度 數字信號處理選擇指南TI 數字信號處理技術介紹1Ô數字媒體處理器OMAP應用處理器C6000數字信號處理器C5000數字信號處理器C2000數字信號處理器MSP430微控制器音頻汽車通信工業醫療安全監控視頻無線主要特性完整的定制型視頻解決方案低功耗與高性能高性能低功耗與高性能結合高性能與高集成度可實現更環保的工業應用超低功耗達芬奇數字媒體處理器:針對數字視頻而精心優化達芬奇 (DaVinci) 技術包括可擴展的可編程信號處理片上系統 (SoC)、加速器與外設,專為滿足各種視頻終端設備在性價比與特性方面的要求進行了優化。最新的 OMAP™ 應用處理器:最佳的通用多媒體與圖形功能TI 高度可擴展的 OMAP 平臺能夠以任何單芯片組合實現業界通用多媒體與圖形處理功能的最佳組合。最新推出的四款 OMAP35x 器件的目標應用非常廣泛,其中包括便攜式導航設備、因特網設備、便攜式媒體播放器以及個人醫療設備等。最高性能:TMS320C6000™ DSP平臺C6000™ DSP 平臺可提供業界最高性能的定點與浮點 DSP,理想適用于視頻、影像、寬帶基礎局端以及高性能音頻等應用領域。低功耗與高性能相結合:TMS320C5000™ DSP 平臺C5000™ DSP 平臺不僅可提供業界最低的待機功耗,同時還支持高級自動化電源管理,能夠充分滿足諸如數字音樂播放器、VoIP、免提終端附件、GPS 接收機以及便攜式醫療設備等個人及便攜式產品的需求。結合類似 MCU 的控制功能與DSP 的高性能:TMS320C2000™數字信號控制器C2000™ 數字信號控制器 (DSC) 平臺融合了控制外設的集成功能與微控制器 (MCU) 的易用性,以及 TI 先進DSP 技術的處理能力和 C 語言編程效率。C2000 DSC 理想適用于嵌入式工業應用,如數字馬達控制、數字電源以及智能傳感器等。MSP430 超低功耗微控制器平臺TI MSP430 系列超低功耗 16 位 RISC 混合信號處理器可為電池供電的測量應用提供具有終極性能的解決方案。TI充分發揮自身在混合信號與數字技術領域卓越的領先優勢, 推出的MSP430 使系統設計人員不僅能夠同時實現與模擬信號、傳感器與數字組件的接口相連,而且還能實現無與倫比的低功耗。輕松易用的軟件與開發工具對于加速 DSP 產品開發而言,TMS320™ DSP 獲得了 eXpressDSP™ 軟件與開發工具的支持,其中包括Code Composer Studio™ IDE、DSP/BIOS™內核、TMS320 DSP 算法標準以及眾多可重復使用的模塊化軟件等,均來自業界最大規模開發商網絡。配套模擬產品TI 可提供各種配套的數據轉換器、電源管理、放大器、接口與邏輯產品,能夠充分滿足您設計的整體需求。

    標簽: 數字信號處理 選擇指南

    上傳時間: 2013-10-14

    上傳用戶:jasson5678

  • 1.1可編程邏輯器件概述

    1.1可編程邏輯器件概述

    標簽: 1.1 可編程邏輯器件

    上傳時間: 2013-11-20

    上傳用戶:cuiyashuo

  • Xilinx UltraScale:為您未來架構而打造的新一代架構

      Xilinx UltraScale™ 架構針對要求最嚴苛的應用,提供了前所未有的ASIC級的系統級集成和容量。    UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術,同 時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協同優化,UltraScale架構可以提供海量數據的路由功能,同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。 這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。   UltraScale架構的突破包括:   • 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘,從而將時鐘歪斜降低達50%   • 系統架構中有大量并行總線,無需再使用會造成時延的流水線,從而可提高系統速度和容量   • 甚至在要求資源利用率達到90%及以上的系統中,也能消除潛在的時序收斂問題和互連瓶頸   • 可憑借3D IC集成能力構建更大型器件,并在工藝技術方面領先當前行業標準整整一代   • 能在更低的系統功耗預算范圍內顯著提高系統性能,包括多Gb串行收發器、I/O以及存儲器帶寬   • 顯著增強DSP與包處理性能   賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。

    標簽: UltraScale Xilinx 架構

    上傳時間: 2013-11-17

    上傳用戶:皇族傳媒

  • 可編程邏輯器件指南

    可編程邏輯器件入門指導

    標簽: 可編程邏輯器件

    上傳時間: 2013-10-23

    上傳用戶:yuzsu

  • Altera器件的推薦代碼風格

    01_Altera器件的推薦代碼風格

    標簽: Altera 器件 代碼

    上傳時間: 2013-11-06

    上傳用戶:huaidan

  • HDB3編解碼器設計

    HDB3(High Density Bipolar三階高密度雙極性)碼是在AMI碼的基礎上改進的一種雙極性歸零碼,它除具有AMI碼功率譜中無直流分量,可進行差錯自檢等優點外,還克服了AMI碼當信息中出現連“0”碼時定時提取困難的缺點,而且HDB3碼頻譜能量主要集中在基波頻率以下,占用頻帶較窄,是ITU-TG.703推薦的PCM基群、二次群和三次群的數字傳輸接口碼型,因此HDB3碼的編解碼就顯得極為重要了[1]。目前,HDB3碼主要由專用集成電路及相應匹配的外圍中小規模集成芯片來實現,但集成程度不高,特別是位同步提取非常復雜,不易實現。隨著可編程器件的發展,這一難題得到了很好地解決。

    標簽: HDB3 編解碼器

    上傳時間: 2013-11-21

    上傳用戶:sy_jiadeyi

  • Verilog_HDL的基本語法詳解(夏宇聞版)

            Verilog_HDL的基本語法詳解(夏宇聞版):Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說,既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種:   系統級(system):用高級語言結構實現設計模塊的外部性能的模型。   算法級(algorithm):用高級語言結構實現設計算法的模型。   RTL級(Register Transfer Level):描述數據在寄存器之間流動和如何處理這些數據的模型。   門級(gate-level):描述邏輯門以及邏輯門之間的連接的模型。   開關級(switch-level):描述器件中三極管和儲存節點以及它們之間連接的模型。   一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的,每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路,而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計,并對所作設計的邏輯電路進行嚴格的驗證。   Verilog HDL行為描述語言作為一種結構化和過程性的語言,其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能:   · 可描述順序執行或并行執行的程序結構。   · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。   · 通過命名的事件來觸發其它過程里的激活行為或停止行為。   · 提供了條件、if-else、case、循環程序結構。   · 提供了可帶參數且非零延續時間的任務(task)程序結構。   · 提供了可定義新的操作符的函數結構(function)。   · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。   · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能:   - 提供了完整的一套組合型原語(primitive);   - 提供了雙向通路和電阻器件的原語;   - 可建立MOS器件的電荷分享和電荷衰減動態模型。   Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中,提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度,可以通過設定寬范圍的模糊值來降低不確定條件的影響。   Verilog HDL作為一種高級的硬件描述編程語言,有著類似C語言的風格。其中有許多語句如:if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎,那么學習Verilog HDL并不困難,我們只要對Verilog HDL某些語句的特殊方面著重理解,并加強上機練習就能很好地掌握它,利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。

    標簽: Verilog_HDL

    上傳時間: 2013-11-23

    上傳用戶:青春給了作業95

  • ALTERA公司器件介紹匯總

      本資料是關于Altera公司基本器件的主要介紹(主要特性、優勢、適用配置器件、型號、引腳、下載電纜、軟件等)   目 錄   1、 MAX7000系列器件   2、 MAX3000A系列器件   3、 MAX II 系列器件   4、 Cyclone系列器件   5、 Cyclone II系列器件   6、 Stratix系列器件   7、 Stratix GX系列器件   8、 Stratix II系列器件   9、 HardCopy II結構化ASIC   10、其它系列器件   11、配置器件   12、下載電纜   13、開發軟件   14、IP CORE   15、Nios II嵌入式處理器   16、ALTERA開發板   17、ALTERA電源選擇

    標簽: ALTERA 器件

    上傳時間: 2013-10-16

    上傳用戶:文993

  • 基于單片機和FPGA的程控型邏輯分析儀設計與實現

    基于單片機和FPGA的程控型邏輯分析儀設計與實現

    標簽: FPGA 單片機 程控 邏輯分析儀

    上傳時間: 2013-11-01

    上傳用戶:磊子226

  • 8eFPGA的微小型飛行器控制系統的硬件設計

    基于xscale與FPGA的微小型飛行器控制系統的硬件設計---論文

    標簽: 8eFPGA 飛行器 控制系統 硬件設計

    上傳時間: 2013-11-18

    上傳用戶:zhouchang199

主站蜘蛛池模板: 隆德县| 昌宁县| 密山市| 兴安盟| 乐业县| 封开县| 霍城县| 通江县| 龙口市| 台安县| 天门市| 吉隆县| 永寿县| 宿州市| 广元市| 宜宾县| 元氏县| 郎溪县| 肇庆市| 鱼台县| 灵寿县| 清河县| 将乐县| 措勤县| 乃东县| 友谊县| 大洼县| 惠水县| 遵义县| 三门县| 彭阳县| 肃宁县| 呼和浩特市| 富源县| 叙永县| 大余县| 当阳市| 巴里| 丰顺县| 于都县| 石棉县|