雕刻機的數控系統是三維雕刻機的控制核心，其控制系統的性能直接關系著三維雕刻機的加工質量和加工效率，對雕刻機的性價比有著重要的影響。本論文在對三維雕刻機系統的結構和功能進行分析的基礎上，提出了一個以．ARM微處理器和CPLD器件構建硬件平臺、基于μC/OS-Ⅱ為嵌入式控制系統的解決方案，充分利用ARM微處理器的高速運算能力與CPLD的高速并行運算能力，大大減少了系統的外圍接口器件，有效的降低系統成本。 此方案中選用Philips公司的基于ARM7內核的LPC2214處理器作為主控芯片。對于系統的輸入/輸出的邏輯控制通過CPLD來實現，該芯片選用Atlera公司的EPM7128SLC84，作為處理器的外圍器件。同時對整個系統的硬件開發作了詳細說明：電源、SRAM、FLASH等芯片選型及設計；液晶顯示模塊及鍵盤的應用設計；電機的輸入輸出電路設計等。 軟件部分包括Boot Loader、RTOS、應用程序的設計等。其中，Rot Loader支持系統Boot、程序下載到RAM中執行和燒寫到Flash存儲器等功能；RTOS包括操作系統的移植、任務管理、任務間的通信等，應用程序的設計包括設備驅動程序、液晶顯示、鍵盤操作、電機控制等。同時用VB6.0開發了PC機下載控制界面，并對液晶模塊和電機進行調試。
上傳時間： 2013-06-06
上傳用戶：smthxt
嵌入式C&C++語言相關文章基于ARM的嵌入式的Linux移植
上傳時間： 2013-07-19
上傳用戶：muyehuli
C語言實現RS232上、下位機串行通信 C語言實現RS232上、下位機串行通信
上傳時間： 2013-06-03
上傳用戶：haobin315
C語言實戰105例的光盤所附程序，實戰C編程
上傳時間： 2013-05-25
上傳用戶：華華123
隨著信息技術的不斷發展，安全、可靠的身份識別技術成為許多系統首先考慮的問題。指紋具有唯一性和穩定性，因此指紋采集技術是指紋識別技術中的最為重要的一個環節，伴隨著生物識別技術的不斷提高，以及指紋傳感器的性能不斷提升，指紋識別技術的應用越來越廣泛。因此，高質量的采集指紋圖像技術已經成為一個重要的研究課題。 本文的內容是基于ARM的指紋采集系統的設計。按照設計思想，系統主要包括兩個大的模塊：指紋圖像采集模塊、指紋圖像傳輸模塊。在設計工作中，根據系統的實現要求和本專業領域內最新技術的發展狀況，確定了以Samsung公司的ARM7處理器S3C44BOX和ALTERA公司的復雜可邏輯編程器件EPM240為核心的系統組成方案。 本文主要做的工作有：首先介紹了指紋識別技術的基本原理和方法，通過對不同類型指紋傳感器的比較選擇了性價比較高的電容式指紋傳感器。設計了以Samsung ARM和MBF200電容式指紋傳感器為主要組成部分的電容式指紋采集系統。在ADS1.2編譯環境下對ARM進行基于C語言和匯編語言混合編程的初始化程序，指紋采集程序以及數據傳輸程序；采用了USB技術實現系統與計算機之間的通訊，大大提高了指紋圖像數據的傳輸速度；采用CPLD對系統各個芯片之間的信號進行邏輯控制；采用SST公司的閃爍存儲器SST39VF160存放系統啟動程序Boot loader。 本文首先描述了整個系統的總體方案，然后主要從硬件電路設計和軟件編程兩個方面對系統進行了詳細的描述，硬件設計包括芯片的選型、核心芯片接口電路設計以及處理器的外圍電路設計，軟件設計包括系統主程序、指紋采集程序以及指紋數據通訊的流程圖。最后列舉了一些在調試過程中碰到的一些問題以及解決辦法，并為系統進一步優化提出了建議。
上傳時間： 2013-07-23
上傳用戶：zhf1234
本文較詳細地分析了單片機C 語言的特點，就單片機系統資源對C 語言編程的制約，匯編與C語言混合編程等問題進行進行了討論，并給出了相應的處理程序。關鍵詞： 單片機；C 語言；匯編語言；結構化設計
上傳時間： 2013-04-24
上傳用戶：hewenzhi
模糊控制 C語言實現 利用模糊數學的基本思想和理論的控制方法。在傳統的控制領域里，控制系統動態模式的精確與否是影響控制優劣的最主要關鍵，系統動態的信息越詳細，則越能達到精確控制的目的。
上傳時間： 2013-05-20
上傳用戶：shinesyh
通過對UART技術的研究，提出了一種利用軟件實現UART的單片機擴展方法，沒有使用任何外圍器件，僅僅利用單片機的一個I/O端口、一個T/C技術定時器和一個INT外部中斷并通過軟件編程實現，節約了
上傳時間： 2013-08-02
上傳用戶：快樂的小糗糗
光電子器件模型與OEIC模擬 作者：陳維友;楊樹人;劉式墉 本書是作者多年來在光電子器件電路模型和光電集成回路計算機輔助分析研究方面的工作總結。
上傳時間： 2013-04-24
上傳用戶：lty6899826
FPGA是一種可通過用戶編程來實現各種數字電路的集成電路器件。用FPGA設計數字系統有設計靈活、低成本，低風險、面市時間短等好處。本課題在結合國際上FPGA器件方面的各種研究成果基礎上，對FPGA器件結構進行了深入的探討，重點對FPGA的互連結構進行了分析與優化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結構造成的，FPGA一般用大量的可編程傳輸管開關和通用互連線段實現門器件的連接，而全定制電路中僅用簡單的金屬線實現，傳輸管開關帶來很大的電阻和電容參數，因而速度要慢于后者。這也說明，通過優化可編程連接方式和布線結構，可大大改善電路的性能。本文研究了基于SRAM編程技術的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構架后，首先對開關矩陣進行了研究，結合Wilton開關矩陣和Disioint開關矩陣的特點，得到一個連接更加靈活的開關矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規模邏輯器件的通用互連資源結構，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達到一個很好的折中。 接下來課題中對FPGA電路的可編程邏輯資源進行了研究，得到了一種邏輯規模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產品的LUT加觸發器結構，使邏輯塊簇內部基本邏輯單元的聯系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數目的確定和分布式SRAM結構中編程電路結構的設計，并簡單介紹了SRAM單元的晶體管級設計原理。最后，在對FPGA構架研究基礎上，完成了一款FPGA電路的設計并設計了相應的電路測試方案，該課題結合CETC58研究所的一個重要項目進行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結果顯示其完全達到了預期的性能。
上傳時間： 2013-04-24
上傳用戶：6546544
