ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
該文利用FPGA技術,設計了全概率寬帶數字接收機的實驗平臺,并在其上提出了數字接收機實現的可行性方法,以及對這些方法的驗證.該文的主要貢獻和創新有以下幾個方面.提出了并行結構算法的工程實現,討論了解決前端采樣的高速數據流遠遠超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結構特點,使濾波器能夠以高效的形式實現,也使得后端的混頻能夠工作在一個較低的速率上.經過多相濾波下變頻處理后的數據,在速率和數量上都有大幅減少,達到了現有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數據快速測頻算法的特點,用FPGA搭建了其實驗模型,并利用微機EPP接口,對實驗目標板進行控制并與其進行數據交換.利用FPGA的在線編程特性,可以方便靈活對各種實現方法加以驗證、比較.同時也給調試帶來了方便,可以每個模塊單獨調試而不用改變硬件結構,使調試效率大大提高.該平臺也可用來對其他數字處理算法進行實現性分析與實驗.參考軟件無線電設計的概念和國內外相關文獻,提出了多項濾波下變頻結構的FPGA實現.傳統的DDC通過數字混頻、濾波、抽取實現數字下變頻,在高速A/D和電子偵察環境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數字混頻序列劃分調諧信道,使用先抽取,后低通濾波,再混頻的數字下變頻結構,高效實現了變載頻帶通信號數字下變頻.結合多相濾波下變頻結構、算法對測頻精度及速度的要求,提出了短數據快速測頻算法的具體實現,使用流水線的設計方法,提高了系統的數據吞吐率,在盡可能短的時間內提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數據控制等.這些模塊也用FPGA來實現.
上傳時間： 2013-06-22
上傳用戶：haoxiyizhong
本文首先介紹了直接數字頻率合成技術(DDS)的基本原理、體系結構及工作過程，然后針對其關鍵部分進行了優化，即采用函數近似法對存儲表結構（LUT）進行了優化，使存貯位數大大縮小，并提出了一種雜散抑制技術的運用，即相位抖動技術。在對直接數字頻率合成（DDS）方法產生的信號進行理論分析的過程中，用matlab進行編程仿真作出了詳細的頻譜分析驗證。本文詳細的介紹了本次設計的具體實現過程和方法，將現場可編程邏輯器件（FPGA）和 DDS技術相結合，具體的體現了基于VHDL語言的靈活設計和修改方式是對傳統頻率合成實現方法的一次重要改進。文章最后給出了實現代碼、仿真結果，經過驗證，本設計能夠達到其預期性能指標。
上傳時間： 2013-04-24
上傳用戶：Pzj
嵌入式系統是將先進的計算機技術、半導體技術和電子技術與各個行業的具體應用相結合的產物。目前，嵌入式系統己經廣泛應用到工業、交通、能源、通信、科研、醫療衛生、國防以及日常生活等領域，并不斷朝著體積小，功能強的方向發展。嵌入式系統不同于原來的單片機系統，它不僅有自己的操作系統，上層應用程序，而且還具備網絡通信和信息管理的功能。 ARM體系的處理器是目前嵌入式系統中使用最廣泛的處理器。它采用了RISC技術，具有尋址方式簡單，寄存器多，指令長度固定等的特點使得它的處理速度快，執行效率高。由于Linux對于ARM技術的支持，具有內核可裁減，網絡功能強大，代碼開放的特點，把Linux應用到嵌入式系統中，能充分發揮ARM和Linux的優勢。 論文以“掌上中文語言學習系統”項目為依托，以ARM體系處理器和Ljnux操作系統的嵌入式系統為基礎，構建一個掌上語言學習設備。 論文首先進行了開發環境的設計與搭建，對開發主機進行TFTP服務器、NFS服務器、minicom串口通信和GNU交叉工具鏈進行配置。實現了針對NAND閃存的U-Boot啟動程序的建立，并對Linux操作系統內核進行了移植工作。最后利用圖形界面系統MiniGUI和遠程調試技術實現了掌上語言學習的軟件功能。
上傳時間： 2013-07-24
上傳用戶：jiangfire
全橋的好書啊，據說是現在移相全橋類書籍的鼻祖啊
標簽： 移相全橋
上傳時間： 2013-07-03
上傳用戶：zhch602
作為新能源與汽車工業相結合的產物，燃料電池汽車已經逐漸成為了汽車家族的后起之秀。隨著電子控制單元與車載設備的不斷增多，傳統內燃機汽車的儀表盤已經不能滿足以燃料電池為動力的汽車儀表復雜信息顯示的要求。本文以燃料電池汽車為研究背景，設計開發了基于嵌入式技術的儀表系統，實現了對燃料電池汽車整車運行狀態以及模塊數據的實時監測、存儲與圖形化顯示。 本文介紹了燃料電池汽車儀表系統的設計原理，對儀表系統進行了需求分析，確定了系統整體框架與模塊劃分，提出了基于ARM微處理器、實時操作系統以及圖形用戶界面的儀表系統解決方案。該方案采用高性能的S3C44BOX作為底層核心處理器，以RTOS和GUI為中間層構建軟件系統平臺，在此基礎上以實時多任務軟件設計方法進行儀表系統應用程序的開發。 在上述方案的基礎上，進行了儀表系統硬件平臺的設計，包括存儲器系統、通信總線、人機交互界面等接口電路的設計。根據高速數字電路的設計要求，在雙面板上實現了基于ARM的燃料電池汽車儀表系統的PCB布線。編寫了系統初始化代碼，完成了對硬件平臺的調試工作。 根據儀表系統的實際情況，選擇了實時多任務操作系統μC/OS-Ⅱ和嵌入式圖形用戶界面μC/GUI作為本系統的軟件平臺，完成了兩者在儀表系統硬件平臺上的移植。針對μC/GUI環境下簡體中文漢字的顯示問題，給出了一種比較完善的解決方案。μ按照實時多任務軟件的開發流程，設計了儀表系統應用程序，包括CAN總線監聽任務、數據處理任務、用戶界面任務以及歷史數據記錄任務等，劃分了各個任務的優先級，確定了任務之間的通信同步機制，描述了各個任務的主要功能和實現方法，重點論述了基于μC/GUI的用戶界面任務設計的思路與過程，最后介紹了在硬件平臺上進行系統集成、軟硬件聯合調試以及系統測試的流程。
上傳時間： 2013-06-20
上傳用戶：2780285129
生成spwm正弦表的程序，直接運行輸入相應的參數就可以了。
上傳時間： 2013-04-24
上傳用戶：buffer
近幾年來，旅游業在國內迅速發展，已成為規模最大的產業之一，在拉動內需，刺激消費，發展經濟，推動城市化進程中正發揮著極其重要的作用。然而旅游服務和旅游咨詢跟不上社會的發展需求，游客在旅途中存在各種不便。把嵌入式技術和嵌入式GIS技術結合的電子導游系統，能給游客提供各種旅途服務，方便游客出門旅游。 本文依托浙江省科技計劃重點項目開展研究，在開源軟件基礎上開發電子導游系統，以有效降低產品價格，適應社會需要。以廣州斯道S3C2410 ARM開發板為底層硬件，采用Linux嵌入操作系統為軟件平臺，利用QT/Embedded GUI為圖形界面，對MapInfo文件格式進行轉換，使之適應嵌入式系統。通過C/C++編程開發嵌入式GIS模塊和電子導游應用軟件模塊；把硬件、軟件相結合，使電子地圖顯示在觸摸屏上；最終實現了景點查詢和介紹、景區路徑規劃、距離測量、GIS操作等功能。 本文的主要研究工作有：第一在ARM S3C2410開發板上移植Linux內核及驅動程序。第二在自由軟件Linux平臺下研究和開發嵌入式GIS模塊。第三在QT/Embedded GUI圖形界面下開發電子導游應用軟件。第四研究和設計基于模擬退火算法的景區路徑規劃算法。 最后，將本文的研究成果在西湖景區電子導游原型系統中實現，并取得良好效果。
上傳時間： 2013-08-02
上傳用戶：redmoons
本文從AES的算法原理和基于ARM核嵌入式系統的開發著手，研究了AES算法的設計原則、數學知識、整體結構、算法描述以及AES存住的優點利局限性。 針對ARM核的體系結構及特點，對AES算法進行了優化設計，提出了從AES算法本身和其結構兩個方面進行優化的方法，在算法本身優化方面是把加密模塊中的字節替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環移位、乘和異或運算。在算法結構優化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數據進行了并行輸入并行輸出的優化設計；在密鑰擴展上的優化設計是采用內部擴展，即在進行每一輪的運算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴展與加/解密運算并行執行；加密和解密優化設計是將輪函數查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據上述的優化設計，基于ARM核嵌入式系統的ADS開發環境，提出了AES實現的軟硬件方案、AES加密模塊和解密模塊的實現方案以及測試方案，總結了基于ARM下的高效編程技巧及混合接口規則，在集成開發環境下對算法進行了實現，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果，并得劍了正確驗證。在性能測試的過程中應用編譯器的優化選項和其它優化技巧優化了算法，使算法具有較高的加密速度。
上傳時間： 2013-04-24
上傳用戶：liansi
軟開關技術是電力電子裝置向高頻化、高功率密度化發展的關鍵技術，已成為現代電力電子技術研究的熱點之一。微處理器的出現促進了電力電子變換器的控制技術從傳統的模擬控制轉向數字控制，數字控制技術可使控制電路大為簡化，并能提高系統的抗干擾能力、控制靈活性、通用性以及智能化程度。本文提出了一種利用耦合輸出電感的新型次級箝位ZVZCS PWM DC/DC變換器，其反饋控制采用數字化方式。 論文分析了該新型變換器的工作原理，推導了變換器各種狀態時的參數計算方程；設計了以ARW芯片LPC2210為核心的數字化反饋控制系統，通過軟件設計實現了PWM移相控制信號的輸出；運用Pspice9.2軟件成功地對變換器進行了仿真，分析了各參數對變換器性能的影響，并得出了變換器的優化設計參數；最后研制出基于該新型拓撲和數字化控制策略的1千瓦移相控制零電壓零電流軟開關電源，給出了其主電路、控制電路、驅動電路、保護電路及高頻變壓器等的設計過程，并在實驗樣機上測量出了實際運行時的波形。 理論分析與實驗結果表明：該變換器拓撲能實現超前橋臂的零電壓開關，滯后橋臂的零電流開關；采用ARM微控制器進行數字控制，較傳統的純模擬控制實時反應速度更快、電源穩壓性能更好、外圍電路更簡單、設計更靈活等，為實現智能化數字電源創造了基礎，具有廣泛的應用前景和巨大的經濟價值。
上傳時間： 2013-08-03
上傳用戶：cc1
