VIP專(zhuān)區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（26）資源包含以下內(nèi)容：1. ATMEL MP3 源代碼.2. ATMEL MP3電路圖.3. 利用RTOS機(jī)制實(shí)現(xiàn)機(jī)械系統(tǒng)中的質(zhì)量.4. 這是利用RTOS去實(shí)現(xiàn)機(jī)械系統(tǒng).5. YAFFS和YASFF2文件系統(tǒng)的源代碼。.6. SP2339驅(qū)動(dòng).7. 電子元件基礎(chǔ)教程.8. 數(shù)字濾波器的文檔.9. 汽車(chē)記錄儀元代碼.10. IIC讀寫(xiě)的例子.11. 串口讀寫(xiě).12. 自制硬盤(pán)mp3播放器.13. 使用SST89C58控制單片電子硬盤(pán)的軟硬件.14. full package of jaffs file system.15. sle4442邏輯加密卡讀寫(xiě)程序---c語(yǔ)言編寫(xiě)（轉(zhuǎn)貼）.16. msp430開(kāi)發(fā)c語(yǔ)言例程.17. 6b595 24co2 12887應(yīng)用程序（c源程序）.18. AD TLC0831 DA TLC5620應(yīng)用程序（c源程序）.19. pwm發(fā)生器（原理圖,pcb.20. evc編程,使用數(shù)據(jù)庫(kù)軟件.21. 常用3極管資料,值得收藏.22. 紅外發(fā)射接收芯片HT12A,HT12D.23. 18f458實(shí)驗(yàn)程序。 簡(jiǎn)單輸入輸出.24. 對(duì)NAND FLASH的讀寫(xiě)操作.25. NAND FLASH 的讀寫(xiě)操作程序.26. 把BMP文件的格式進(jìn)行處理.27. 儀表溫度控制程序.28. 無(wú)線耳機(jī)通訊用CPLD的VHDL源碼.29. 英文點(diǎn)陣字庫(kù),嵌入式系統(tǒng)必備.30. 12點(diǎn)陣漢字字庫(kù)chs12,嵌入式系統(tǒng)必備.31. 16點(diǎn)陣漢字字庫(kù)chs16,嵌入式系統(tǒng)必備.32. 在44B0板子上添加IIC鍵盤(pán).33. 44b0的BOOTLOAD微機(jī)通訊程序.34. PSD813F2的FLASH區(qū)操作的一個(gè)很有用的程序.35. 使用DataFlash自動(dòng)引導(dǎo)U-boot的程序源碼.36. RAM掉電保護(hù)電路.37. fat32文件C語(yǔ)言的實(shí)現(xiàn)13.38. PLC程序集成開(kāi)發(fā)平臺(tái).39. 嵌入式操作系統(tǒng)Tornador中函數(shù)庫(kù)的參考.40. 數(shù)碼管顯示時(shí)鐘數(shù)碼管顯示時(shí)鐘數(shù)碼管顯示時(shí)鐘數(shù)碼管顯示時(shí)鐘數(shù)碼管顯示時(shí)鐘.
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
pid控制原理及編程方法，詳細(xì)的參數(shù)說(shuō)明和例程
上傳時(shí)間： 2013-04-24
上傳用戶：wangyi39
同步是移動(dòng)通信領(lǐng)域中的關(guān)鍵技術(shù)，是保障通信初始和進(jìn)行的必要過(guò)程，對(duì)系統(tǒng)的性能影響重大。縱觀移動(dòng)通信系統(tǒng)的發(fā)展史，同步技術(shù)自始至終都是人們研究的熱點(diǎn)。 @@ WCDMA作為第三代移動(dòng)通信無(wú)線接口標(biāo)準(zhǔn)之一，已經(jīng)在全世界范圍內(nèi)得到了商用。小區(qū)搜索是WCDMA的重要物理層過(guò)程，是實(shí)現(xiàn)下行移動(dòng)臺(tái)和基站間同步的重要手段。 @@ 作為ASIC領(lǐng)域的一種半定制電路，現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問(wèn)題。FPGA以其強(qiáng)大的現(xiàn)場(chǎng)可編程能力和開(kāi)發(fā)速度優(yōu)勢(shì)，逐漸成為ASIC電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實(shí)現(xiàn)與驗(yàn)證是具有理論和現(xiàn)實(shí)意義的。本文首先介紹了WCDMA物理層基礎(chǔ)，接著詳細(xì)討論了WCDMA主同步、輔同步和導(dǎo)頻同步的原理，介紹了前兩步同步的改進(jìn)型算法和證明，并和傳統(tǒng)相關(guān)算法在資源和實(shí)現(xiàn)復(fù)雜度方面進(jìn)行了比較，給出了下行同步的浮點(diǎn)仿真結(jié)果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實(shí)現(xiàn)方案、運(yùn)算流程和模塊間的接口設(shè)計(jì)。最后，介紹了下行同步的FPGA驗(yàn)證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實(shí)現(xiàn)方案，給出了理論分析和仿真、實(shí)驗(yàn)結(jié)果。并在低復(fù)雜度和資源開(kāi)銷(xiāo)條件下，完成了FPGA的硬件設(shè)計(jì)和片上測(cè)試，達(dá)到了系統(tǒng)的性能指標(biāo)。 @@關(guān)鍵詞：WCDMA；同步；小區(qū)搜索；FPGA
上傳時(shí)間： 2013-04-24
上傳用戶：wsm555
根據(jù)雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘?hào)高速處理的要求，研究人員正尋求新的高速的數(shù)字信號(hào)處理實(shí)現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。 本文對(duì)單片F(xiàn)PGA的雷達(dá)處理機(jī)實(shí)現(xiàn)進(jìn)行了研究。文章根據(jù)線性調(diào)頻信號(hào)脈沖壓縮理論，選擇合適的加窗函數(shù)，對(duì)線性調(diào)頻信號(hào)進(jìn)行脈沖壓縮，得出仿真結(jié)果；完成了雷達(dá)信號(hào)處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫(xiě)了FPGA程序，采用DA算法并根據(jù)FIR原理實(shí)現(xiàn)32階濾波器，進(jìn)行了脈沖壓縮處理。
上傳時(shí)間： 2013-04-24
上傳用戶：suonidaoke
汽車(chē)行駛記錄儀(文中也簡(jiǎn)稱(chēng)為記錄儀)，亦稱(chēng)“汽車(chē)黑匣子”，是安裝在車(chē)輛上，對(duì)車(chē)輛行駛速度、時(shí)間、里程以及有關(guān)車(chē)輛行駛的其它狀態(tài)信息進(jìn)行監(jiān)控、記錄、存儲(chǔ)并可通過(guò)接口實(shí)現(xiàn)數(shù)據(jù)輸出的數(shù)字式電子記錄裝置。為分析和判斷汽車(chē)駕駛狀態(tài)和處理交通事故提供了可靠準(zhǔn)確的科學(xué)依據(jù)。本課題的來(lái)源是國(guó)家信息產(chǎn)業(yè)部下達(dá)的電子發(fā)展基金項(xiàng)目，與同類(lèi)產(chǎn)品相比，增加了音/視頻功能，目前已通過(guò)信產(chǎn)部驗(yàn)收。 本文主要分析和設(shè)計(jì)了一種具有低成本高擴(kuò)展性的基于ARM與ARMLinux的汽車(chē)行駛記錄儀方案，該系統(tǒng)作為信產(chǎn)部項(xiàng)目中的主控模塊實(shí)現(xiàn)了記錄儀的標(biāo)準(zhǔn)功能。硬件方面分析了汽車(chē)行駛記錄儀的標(biāo)準(zhǔn)功能對(duì)應(yīng)ARM片內(nèi)外圍電路與外部器件的設(shè)計(jì)。軟件方面分析了基于YAFFS文件系統(tǒng)與Linux 2.6的軟件平臺(tái)在嵌入式應(yīng)用方面的高可用性，主要描述YAFFS的特點(diǎn)與基本原理，Linux中線程的實(shí)現(xiàn)機(jī)制與Linux Kernel 2.6在響應(yīng)時(shí)間上的改進(jìn)。并給出了該記錄儀基于Liinux的多線程結(jié)構(gòu)應(yīng)用程序的設(shè)計(jì)要點(diǎn)、流程圖和主要的數(shù)據(jù)結(jié)構(gòu)。 作為擴(kuò)展，為記錄儀增加了采集和處理音/視頻信號(hào)的DSP模塊。DSP采用TI公司的專(zhuān)用于數(shù)字媒體應(yīng)用的高性能DSP DM642。DSP模塊同時(shí)采集3路視頻并進(jìn)行壓縮，壓縮算法可以采用MPEG-2、MPEG-4、H．263、H．264等。論述了實(shí)現(xiàn)音/視頻功能的基本原理、DSP模塊的存儲(chǔ)器結(jié)構(gòu)、ARM與DSP的通信及一些實(shí)用性的考慮。
標(biāo)簽： ARM Linux 汽車(chē)行駛記錄儀 分
上傳時(shí)間： 2013-07-02
上傳用戶：W51631
TLC1551是美國(guó)TI公司生產(chǎn)的10位并行輸出模數(shù)轉(zhuǎn)換器,該器件轉(zhuǎn)換速度快,傳輸數(shù)據(jù)方便,應(yīng)用電路簡(jiǎn)單.文中介紹了TLC1551的管腳功能、電氣特性、工作原理和時(shí)序、應(yīng)用電路及模數(shù)轉(zhuǎn)換的單片機(jī)基本程
上傳時(shí)間： 2013-07-26
上傳用戶：amwfhv
ADS7824是美國(guó)BB公司生產(chǎn)的12位開(kāi)關(guān)電容式逐次逼近型模/數(shù)轉(zhuǎn)換芯片.它具有與CPU的并行/串行接口,功耗低,片上資源豐富,接口靈活等特點(diǎn).文中詳細(xì)介紹了ADS7824的工作原理、引腳定義、工作
上傳時(shí)間： 2013-07-08
上傳用戶：yy307115118
隨著通信網(wǎng)的發(fā)展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統(tǒng)以其通信容量大、傳輸性能好、接口標(biāo)準(zhǔn)、組網(wǎng)靈活方便、管理功能強(qiáng)大等優(yōu)點(diǎn)獲得越來(lái)越廣泛的應(yīng)用.但是在某些對(duì)傳輸容量需求不大的場(chǎng)合,SDH的巨大潛力和優(yōu)越性無(wú)法發(fā)揮出來(lái),反而還會(huì)造成帶寬浪費(fèi).相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對(duì)客戶不同需要設(shè)計(jì)不同的方案,在某些特定的接入場(chǎng)合具有一定的優(yōu)勢(shì).本課題根據(jù)現(xiàn)實(shí)的需要,提出并設(shè)計(jì)了一種基于PDH技術(shù)的多業(yè)務(wù)單片F(xiàn)PGA傳輸系統(tǒng).系統(tǒng)可以同時(shí)提供12路E1的透明傳輸和一個(gè)線速為100M以太網(wǎng)通道,主要由一塊FPGA芯片實(shí)現(xiàn)大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢(shì).本文首先介紹數(shù)字通信以及數(shù)字復(fù)接原理和以太網(wǎng)的相關(guān)知識(shí),然后詳細(xì)闡述了本系統(tǒng)的方案設(shè)計(jì),對(duì)所使用的芯片和控制芯片F(xiàn)PGA做了必要的介紹,最后具體介紹了系統(tǒng)硬件和FPGA編碼設(shè)計(jì),以及后期的軟硬件調(diào)試.歸納起來(lái),本文主要具體工作如下:1.實(shí)現(xiàn)4路E1信號(hào)到1路二次群信號(hào)的復(fù)分接,主要包括全數(shù)字鎖相環(huán)、HDB3-NRZ編解碼、正碼速調(diào)整、幀頭檢測(cè)和復(fù)分接等.2.將以太網(wǎng)MII接口來(lái)的25M的MII信號(hào)通過(guò)碼速變換到25.344M,進(jìn)行映射.3.將三路二次群信號(hào)和變換過(guò)的以太網(wǎng)MII信號(hào)進(jìn)行5b6b編解碼,以利于在光纖上傳輸.4.高速時(shí)提取時(shí)鐘采用XILINX的CDR方案.并對(duì)接收到的信號(hào)經(jīng)過(guò)5b6b解碼后,分接出各路信號(hào).
標(biāo)簽： FPGA PDH 多業(yè)務(wù) 方案
上傳時(shí)間： 2013-07-23
上傳用戶：lansedeyuntkn
多普勒計(jì)程儀是根據(jù)聲波在水中的多普勒效應(yīng)原理而制成的一種精密測(cè)速和計(jì)算航程的儀器，它是船用導(dǎo)航設(shè)備的重要組成之一。針對(duì)于多普勒計(jì)程儀的核心問(wèn)題——頻率估計(jì)，本文提出了一種基于FPGA實(shí)現(xiàn)的多普勒測(cè)頻方案，它具有抗干擾能力強(qiáng)、運(yùn)算速度快等特點(diǎn)。本論文主要是圍繞系統(tǒng)的測(cè)頻方案的設(shè)計(jì)與實(shí)現(xiàn)展開(kāi)的。 本文主要研究工作包括：設(shè)計(jì)和調(diào)試基于FPGA的多普勒測(cè)頻系統(tǒng)的硬件電路；通過(guò)對(duì)測(cè)頻算法的研究，采用VHDL語(yǔ)言設(shè)計(jì)和實(shí)現(xiàn)系統(tǒng)的測(cè)頻算法和其它接口控制程序，并通過(guò)軟件仿真，測(cè)試設(shè)計(jì)的正確性。 測(cè)頻系統(tǒng)的硬件電路設(shè)計(jì)是本論文工作的主要部分之一，也是基于FPGA的多普勒測(cè)頻系統(tǒng)的核心部分。整個(gè)系統(tǒng)以FPGA作為主處理器，完成系統(tǒng)中所有的數(shù)字信號(hào)處理和外圍接口控制，同時(shí)，基于FPGA豐富的片內(nèi)可編程邏輯資源和外部I/O資源，系統(tǒng)還擴(kuò)展了豐富的通信接口(UART、USB和以太網(wǎng)接口)和顯示電路(LCD和LED)，使系統(tǒng)便于與PC機(jī)進(jìn)行數(shù)據(jù)交換和控制。 系統(tǒng)的軟件實(shí)現(xiàn)是本文工作的另一重要部分。本文通過(guò)對(duì)測(cè)頻算法的研究，完成了基于VHDL實(shí)現(xiàn)的過(guò)零檢測(cè)法和FFT算法，同時(shí)也實(shí)現(xiàn)了對(duì)接收機(jī)信號(hào)的自動(dòng)增益控制、信號(hào)采集和與計(jì)算機(jī)的通信功能等。
標(biāo)簽： FPGA 多普勒 測(cè)頻 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：121212121212
介紹了出租車(chē)計(jì)費(fèi)器系統(tǒng)的組成及工作原理，簡(jiǎn)述了在EDA平臺(tái)上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過(guò)程。論述了車(chē)型調(diào)整模塊、計(jì)程模塊、計(jì)費(fèi)模塊、譯碼動(dòng)態(tài)掃描模塊等的設(shè)計(jì)方法與技巧。
標(biāo)簽： FPGA 出租車(chē)計(jì)費(fèi)器
上傳時(shí)間： 2013-04-24
上傳用戶：zxc23456789
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
