亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

單片機;usb;bootload

  • 基于FPGA的OFDM基帶系統研究.rar

    近幾年來,OFDM(Orthogonal Frequency Division Multiplexing)技術引起了人們的廣泛注意,根據這項新技術,很多相關協議被提出來。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標準的寬帶無線通信系統,IEEE標準在2004年定義了空中接口的物理層(PHY),即802.16d協議。該協議規定數據傳輸采用突發模式,調制方式采用OFDM技術,傳輸速率較高且實現方便、成本低廉,已經成為首先推廣應用的商業化標準。 本文主要對IEEE802.16d OFDM系統物理層進行研究,并在XILINX公司的Virtexpro II芯片上實現了基帶算法。 首先討論了OFDM基本原理及其關鍵技術。根據IEEE802.16d OFDM系統的物理層發送端流程搭建了基帶仿真鏈路,利用MATLAB/SIMULINK仿真了OFDM系統在有無循環前綴(CP)、多徑數目不同等情況下的性能變化。由于同步算法和信道估計算法計算量都很大,為了找到適合采用FPGA實現的算法,分析了同步誤差和不同信道估計算法對接收信號的影響,并結合計算量的大小提出了一種新的聯合同步算法,以及得出了LS信道估計算法最適合802.16d系統的結論。 其次,完成了基帶發射機和接收機的FPGA硬件電路實現。為了使系統的時鐘頻率更高,采用了流水線的結構。設計中采用編寫Verilog程序和使用IP核相結合的辦法,實現了新的聯合同步算法,并且通過簡化結構,避免了信道估計算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺對程序進行設計、綜合和仿真,并將仿真結果和MATLAB軟件計算結果相對比。結果表明,采用16位數據總線可達到理想的精度。 最后,采用串口通信的方式對基帶系統進行了驗證。通過串口通信從功能上表明該系統確實可行。 關鍵詞:IEEE802. 16d; OFDM; 同步;信道估計;基帶系統

    標簽: FPGA OFDM 基帶

    上傳時間: 2013-07-31

    上傳用戶:1757122702

  • H264幀間預測算法研究與FPGA設計.rar

    隨著數字化技術的飛速發展,數字視頻信號的傳輸技術更是受到人們的關注。相比較其它類型的信息傳輸如文本和數據,視頻通信需要占用更多的帶寬資源,因此為了實現在帶寬受限的條件下的傳輸,視頻源必須經過大量壓縮。盡管現在的網絡狀況不斷地改善,但相對與快速增長的視頻業務而言,網絡帶寬資源仍然是遠遠不夠的。2003年3月,新一代視頻壓縮標準H.264/AVC的推出,使視頻壓縮研究進入了一個新的層次。H.264標準中包含了很多先進的視頻壓縮編碼方法,與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質量的情況下,H.264的編碼效率比H.263提高了一倍左右,并且有更好的網絡友好性。然而,高編碼壓縮率是以很高的計算復雜度為代價的,H.264標準的計算復雜度約為H.263的3倍,所以在實際應用中必須對其算法進行優化以減低其計算復雜度。 @@ 本文首先介紹了H.264標準的研究背景,分析了國內外H.264硬件系統的研究現狀,并介紹了本文的主要工作。 @@ 接著對H.264編碼標準的理論知識、關鍵技術分別進行了介紹。 @@ 對H.264塊匹配運動估計算法進行研究,對經典的塊匹配運動估計算法通過對比分析,三步、二維等算法在搜索效率上優于全搜索算法,而全搜索算法在數據流的規則性和均勻性有著自己的優越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結構的特點,提出改進的塊匹配運動估計全搜索算法。本文基于對數據流的分析,對硬件尋址進行了研究。通過一次完整的全搜索數據流分析,改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結構進行了功能子模塊劃分;然后對每個子模塊進行設計和仿真和對整個運動估計模塊進行聯合仿真驗證。 @@關鍵詞:H.264;FPGA;QuartusⅡ;幀間預測;運動估計;塊匹配

    標簽: H264 FPGA 幀間預測

    上傳時間: 2013-04-24

    上傳用戶:zttztt2005

  • 基于FPGA的數字中頻收發信機的設計與實現.rar

    軟件無線電(Software Defined Radio)是無線通信系統收發信機的發展方向,它使得通信系統的設計者可以將主要精力集中到收發機的數字處理上,而不必過多關注電路實現。在進行數字處理時,常用的方案包括現場可編程門陣列(FPGA)、數字信號處理器(DSP)和專用集成電路(ASIC)。FPGA以其相對較低的功耗和相對較低廉的成本,成為許多通信系統的首先方案。正是在這樣的前提下,本課題結合軟件無線電技術,研究并實現基于FPGA的數字收發信機。 @@ 本論文主要研究了發射機和接收機的結構和相關的硬件實現問題。首先,從理論上對發射機和接收機結構進行研究,找到收發信機設計中關鍵問題。其次,在理論上有深刻認識的基礎上,以FPGA為手段,將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數字通信系統中的關鍵問題,它也是本文的研究重點。本文在研究了已有各種同步方法的基礎上,設計了一種新的同步方法和相應的接收機結構,并以硬件電路將其實現。最后,針對所設計的硬件系統,本文還進行了充分的硬件系統測試。硬件測試的各項數據結果表明系統設計方案是可行的,基本實現了數字中頻收發機系統的設計要求。 @@ 本文中發射機系統是以Altera公司EP2C70F672C6為硬件平臺,接收機系統以Altera公司EP2S180F1020C3為硬件平臺。收發系統均是在Ouartus Ⅱ 8.0環境下,通過編寫Verilog HDL代碼和調用Altera IP core加以實現。在將設計方案落實到硬件電路實現之前,各種算法均使用MATLAB進行原理仿真,并在MATLAB仿真得到正確結果的基礎上,使用Quartus Ⅱ 8.0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結果無誤后,可下載至硬件平臺進行調試,通過Quartus Ⅱ 8.0中集成的SignalTap邏輯分析儀,可以實時觀察電路中各點信號的變化情況,并結合示波器和頻譜儀,得到硬件測試結果。 @@關鍵詞:SDR;數字收發機;FPGA;載波同步;符號同步

    標簽: FPGA 數字中頻 收發信機

    上傳時間: 2013-04-24

    上傳用戶:diaorunze

  • GSM接收機同步技術研究與基于FPGA和DSP的接收機設計.rar

    GSM是全球使用最為廣泛的一種無線通信標準,不僅在民用領域,也在鐵路GSM-R等專用領域發揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應,在通信系統的收發兩端也存在不完全匹配等未知因素,因此接收的信號疊加有各種誤差因素的影響。GSM接收機的實現離不開系統的同步,為了得到更好的同步質量,就必須對GSM基帶同步技術進行研究,選擇一種最合適的同步算法。GSM的同步既有時間同步,也有頻率同步。 @@ 軟件無線電是當前通信領域引入注目的熱點之一。長期以來,GSM的接收和解調都是由專用的ASIC芯片來完成的,通過軟件來實現GSM接收機的基帶算法,體現了軟件無線電技術的思想,選擇用它們來實現的GSM接收機具有靈活、可靠、擴展性好的優點。 @@ 論文主要討論GSM接收機同步算法與基于FPGA和DSP的GSM接收機設計, @@  主要內容包括: @@ 通過相關理論知識的學習,設計驗證了GSM基帶同步算法。對FB時間同步,討論了包絡檢測和FFT變換兩種不同的方法;對SB時間同步,介紹實相關和復相關兩種方法;對頻率同步,給出了一種對FB運用相關運算來精確估計頻率誤差的算法。 @@ 設計了使用GSM射頻收發芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發板進行控制的GSM射頻端的解決方案,論文對RDA6210的性能和控制方式進行了詳細的介紹,設計了芯片的控制模塊,得到了下變頻后的GSM基帶信號。 @@ 設計了基于RF前端+FPGA的GSM接收機方案。利用ALTERA EP2S180開發平臺來完成基帶數據的處理。針對ALTERA EP2S180開發平臺模數轉換器AD9433的特點使用THS4501設計了單獨的差分運算放大器模塊;設計了平臺的數據存儲方案并將該平臺得到的基帶采樣數據用于同步算法的仿真。 @@ 設計了基于RF前端+DSP的GSM接收機方案。利用模數轉換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數據的處理。設計了McBSP+EDMA傳輸的數據存儲方案。 @@ 給出了接收機硬件測試的結果,從多方面驗證了所設計硬件平臺的可靠性。 @@關鍵詞:GSM接收機;同步;RF; FPGA;DSP;

    標簽: FPGA GSM DSP

    上傳時間: 2013-07-01

    上傳用戶:sh19831212

  • GPS接收機捕獲跟蹤算法研究及FPGA設計.rar

    全球定位系統(Global Positioning System—GPS)是新一代衛星導航定位系統,具有全球、全天候、連續、高精度導航與定位功能,能夠為廣大用戶提供精確的三維坐標、速度和時間信息。因此,GPS系統被廣泛地應用于生活中的各個領域。GPS系統用戶主要是各種型號的接收機,而捕獲跟蹤技術是接收機的關鍵技術,同時也是一個技術難點。在GPS接收機中,導航電文是用戶定位和導航的數據基礎,為了得到導航電文必須要對GPS信號進行捕獲跟蹤。本文詳細研究了GPS信號捕獲跟蹤技術,并進行了FPGA設計。 @@ 本文首先概述了GPS系統信號結構和GPS接收機工作原理,對GPS信號調制機理進行詳細地闡述,重點分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎理論,重點研究時域滑動相關捕獲方法,深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數的GPS中頻發生器,并在此平臺上,對GPS信號時域滑動相關捕獲算法進行仿真與分析。 @@ 接著重點研究了GPS信號跟蹤技術,系統分析碼跟蹤環路和載波跟蹤環路結構框圖以及算法。在碼跟蹤環路方面,選用并分析了能分離載波的非相干超前滯后碼鎖定環的工作機理。在載波跟蹤環路中選用對導航電文數據相位翻轉不敏感的科斯塔斯環,并用數學模型分析GPS信號的解調過程。之后對整個跟蹤環路進行MATLAB仿真,結果表明環路參數設計滿足要求,并能成功解調出GPS導航電文。 @@ 最后本文在QuartusII環境下完成對GPS信號捕獲跟蹤系統的FPGA設計。根據對相關器硬件結構框架,對算法中各個模塊的實現進行詳細的說明,包括頂層設計到CA碼、NCO等重要模塊設計,并給出了仿真結果。 @@關鍵詞:GPS接收機;捕獲;跟蹤;MATLAB仿真:FPGA

    標簽: FPGA GPS 接收機

    上傳時間: 2013-06-16

    上傳用戶:jacking

  • 基于CCSDS標準的幀同步算法研究及其FPGA實現.rar

    隨著航天技術的發展,載人飛船、空間站等復雜航天器對空-地或空-空之間數據傳輸速率的要求越來越高。在此情況下,為了提高空間通信中數據傳輸的可靠性,保證接收端分路系統能和發送端一致,必須要經過幀同步。對衛星基帶信號處理來說,幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數據進行數據處理。因此,幀同步的效率,將直接影響到整個衛星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上,利用硬件描述語言及ISE9.2i開發平臺在基于FPGA的硬件平臺上設計并實現了單路數據輸入及兩路合路數據輸入的幀同步算法,并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上,針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題,設計實現了兩路并行幀同步算法,并利用ModelSim SE 6.1f工具對上述算法進行了前仿真和后仿真,仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內外研究現狀,其次介紹了與本課題相關的基礎理論及系統的軟硬件結構。然后對單路數據輸入幀同步、兩路數據合路輸入幀同步和兩路并行幀同步算法的具體設計及實現過程進行了詳細說明,并給出了后仿真結果及結果分析。最后,對論文工作進行了總結和展望,分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA;CCSDS;幀同步:模糊度;幀滑動

    標簽: CCSDS FPGA 標準

    上傳時間: 2013-06-11

    上傳用戶:liglechongchong

  • 基于FPGA的MIPS_CPU的設計.rar

    本文完成了對MIPS-CPU的指令集確定,流水線與架構設計,代碼編寫,并且在x86計算機上搭建了稱為gccmips_elf的仿真系統,完成了對MIPS-CPU硬件系統的模擬仿真,最終完成FPGA芯片的下載與實現。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定,完成了整個MIPS-CPU的架構設計與5級流水線級數的確定。制定了整個CPU的主控制模塊的狀態轉移圖;根據MIPS-CPU的指令集的模式,完成了對不同模式下的指令的分析,給出了相應的取指,譯碼,產生新的程序存儲器尋址地址,執行,數據存儲器與寄存器文件回寫的控制信號,完成取指令模塊,譯碼模塊,執行模塊,數據回寫等模塊代碼的編寫,從而完成了流水線模塊的代碼設計。 @@ 重點分析了由于流水線設計而引入的競爭與冒險,分析了在不同流水線階段可能存在的競爭與冒險,對引起競爭與冒險的原因進行了確定,并通過增加一些電路邏輯來避免競爭與冒險的發生,完成了競爭與冒險檢測電路模塊以及數據回寫前饋電路模塊的代碼編寫,從而解決了競爭與冒險的問題,使設計的5級流水線得以暢順實現。 @@ 完成了MIPS-CPU的仿真系統平臺的搭建,該仿真器用來對應用程序進行編譯,鏈接與執行,生成相應匯編語言程序以及向量文件(16進制機器碼);并且同時產生相關的Modelsim仿真,及Quartus II下載驗證的文件。本設計利用該仿真系統來評估設計的MIPS-CPU的硬件系統,模擬仿真結果證明本文設計的MIPS-CPU可以實現正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設計的同行提供了有益的參考。 @@ 最終將設計的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片,并且借助ALTERA公司提供的Quartus II軟件進行了編譯與驗證,對設計的MIPS-CPU的資源使用,關鍵路徑上的時序,布線情況進行了分析,最終完成各個指標的檢查,并且借助Quartus II軟件內嵌的Signal Tap軟件進行軟硬件聯合調試,結果表明設計的MIPS-CPU功能正常,滿足約束,指標正確。 @@關鍵詞 MIPS;流水線;競爭與冒險;仿真器;FPGA

    標簽: MIPS_CPU FPGA

    上傳時間: 2013-07-31

    上傳用戶:gjzeus

  • 基于AT91RM9200和FPGA技術的變電站測控裝置.rar

    自20世紀90年代以來,隨著計算機技術、超大規模集成電路技術和通信及網絡技術的發展,微機保護和測控裝置的性能得到大幅提升,以此為基礎的變電站自動化系統在我國的電力系統中得到長足的發展和廣泛的應用。 @@ 為增加產品的市場競爭力,電力系統二次設備生產廠商緊跟市場需求,將各種具有高性價比的新型處理器芯片和外圍芯片大量應用到變電站自動化系統的保護、測控裝置上,如32位CPU、數字信號處理芯片DSP、高速高精度A/D轉換芯片、大容量Flash存儲芯片、可編程邏輯器件CPLD、FPGA等。這些功能強大的器件的應用使保護測控裝置在外形上趨于小型化集成化,而在功能上則較以前有顯著提升。同時,各種成熟的商用嵌入式實時操作系統的采用使處理器的性能得到充分發揮,裝置通信、數據存儲及處理能力更強,性能大幅提高,程序移植升級更加方便快捷。 @@ 本論文以現階段國內外變電站自動化系統測控技術為參考,根據變電站自動化系統的發展趨勢和要求,研究一種基于ARM和FPGA技術并采用嵌入式實時操作系統的高性能測控裝置,并給出硬軟件設計。 @@ 裝置硬件采用模塊化設計,按照測控裝置基本功能設計插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件,其他插件的數量可以根據需要任意增減,滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進的基于ARM技術的微處理器AT91RM9200,通過數據、地址總線和其他插件板連接,構成裝置的整個系統。交流采樣插件采用FPGA技術,利用ALTERA公司的FPGA芯片EP1K10實現交流采樣的控制,降低了CPU的負擔。 @@ 軟件采用Vxworks嵌入式實時操作系統,增加了系統的性能。以任務來管理不同的軟件功能模塊,利于裝置軟件的并行開發和維護。 @@關鍵詞:測控裝置;嵌入式實時操作系統;ARM;現場可編程門陣列

    標簽: 9200 FPGA AT

    上傳時間: 2013-04-24

    上傳用戶:JESS

  • 基于FPGA的小型CPU中通信協議的研究及IPCore的開發.rar

    FPGA作為新一代集成電路的出現,引起了數字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善,越來越多的用戶與設計公司開始使用FPGA進行系統開發,因此,PFAG的市場需求也越來越高,從而使得FPGA的集成電路板的工藝發展也越來越先進,在如此良性循環下,不久的將來,FPGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發展前景與市場吸引力,因此,本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發技術日趨簡單化、軟件化,從面向硬件語言的VHDL、VerilogHDL設計語言,到現在面向對象的System Verilog、SystemC設計語言,硬件設計語言開始向高級語言發展。作為一個軟件設計人員,會很容易接受面向對象的語言。現在軟件的設計中,算法處理的瓶頸就是速度的問題,如果采用專用的硬件電路,可以解決這個問題,本文在第一章第二節詳細介紹了軟硬結合的開發優勢。另外,在第一章中還介紹了知識產權核心(IP Core)的發展與前景,特別是IP Core中軟核的設計與開發,許多FGPA的開發公司開始爭奪軟核的開發市場。 @@ 數字電路設計中最長遇到的就是通信的問題,而每一種通信方式都有自己的協議規范。在CPU的設計中,由于需要高速的處理速度,因此其內部都是用并行總線進行通信,但是由于集成電路資源的問題,不可能所有的外部設備都要用并行總線進行通信,因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同,因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協議,那就是SPI、I2C、UART。除了分別論述了各自的通信原理外,本文還特別介紹了一個小型CPU的內部構造,以及這三個通信協議在CPU中所處的位置。 @@ 在硬件的設計開發中,由于集成電路本身的特殊性,其開發流程也相對的復雜。本文由于篇幅的問題,只對總的開發流程作了簡要的介紹,并且將其中最復雜但是又很重要的靜態時序分析進行了詳細的論述。在通信協議的開發中,需要注意接口的設計、時序的分析、驗證環境的搭建等,因此,本文以SPI數據通信協議的設計作為一個開發范例,從協議功能的研究到最后的驗證測試,將FPGA 的開發流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協議的開發中,不僅對協議進行了詳細的功能分析,而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞:FPGA;SPI;I2C;UART;靜態時序分析;驗證環境

    標簽: IPCore FPGA CPU

    上傳時間: 2013-04-24

    上傳用戶:vvbvvb123

  • 基于FPGA的視頻圖像分析.rar

    對弓網故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數據量,使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數據量相當大,需要采用先進的視頻編解碼協議進行處理,進而實現檢測現場的實時監控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網絡親和性,而被廣泛研究與應用。H.264/AVC采用了先進的算法,主要有整數變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog,以紅色颶風 II開發板作為硬件平臺,在開發工具QUARTUSII 6.0和MODELSIM_SE 6.1B環境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實現視頻圖像采集、存儲、顯示以及實現H.264/AVC部分算法的基本系統。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統設計的首選,尤其是與Verilog和VHDL等語言的結合,大大變革了電子系統的設計方法,加速了系統的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等,然后對靜態圖像及視頻圖像的編解碼進行詳細的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺,運用H.264/AVC算法對視頻序列進行大量的實驗,對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發板為平臺,進行視頻圖像的采集存儲、顯示分析,其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;最后運用verilog語言實現H.264/AVC部分算法,并進行功能仿真,得到預計的效果。 @@ 本文實現了整個視頻信號的采集存儲、顯示流程,詳細研究了H.264/AVC算法,并運用硬件語言實現了部分算法,對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼

    標簽: FPGA 視頻 圖像分析

    上傳時間: 2013-04-24

    上傳用戶:啦啦啦啦啦啦啦

主站蜘蛛池模板: 丹巴县| 无棣县| 祁门县| 绥芬河市| 宜都市| 梁山县| 彩票| 高碑店市| 上蔡县| 昭觉县| 边坝县| 南江县| 沅江市| 包头市| 湟中县| 友谊县| 大城县| 芦山县| 四川省| 泉州市| 陵水| 遂宁市| 沁阳市| 阿尔山市| 荥经县| 健康| 高清| 广东省| 壤塘县| 屏山县| 华亭县| 焦作市| 九龙县| 阳朔县| 靖西县| 瓮安县| 老河口市| 龙口市| 明水县| 邮箱| 厦门市|