根據(jù)雷達、圖像、通信等領域對信號高速處理的要求，研究人員正尋求新的高速的數(shù)字信號處理實現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。 本文對單片F(xiàn)PGA的雷達處理機實現(xiàn)進行了研究。文章根據(jù)線性調(diào)頻信號脈沖壓縮理論，選擇合適的加窗函數(shù)，對線性調(diào)頻信號進行脈沖壓縮，得出仿真結果；完成了雷達信號處理部分的PCB制版；確定了與其他PCB板之間的接口關系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實現(xiàn)32階濾波器，進行了脈沖壓縮處理。
標簽：
FPGA
雷達
處理機
上傳時間：
2013-04-24
上傳用戶：suonidaoke
