亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

ZigBee開發(fā)套件內(nèi)容

ZigBee開發(fā)套件內(nèi)容開發(fā)套件

標(biāo)簽： ZigBee 開發(fā)套件

上傳時(shí)間： 2013-11-04

上傳用戶：jinyao

Xilinx UltraScale：為您未來架構(gòu)而打造的新一代架構(gòu)

　　Xilinx UltraScale™ 架構(gòu)針對要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 　 　UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時(shí)還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時(shí)還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過90%的利用率。 　　UltraScale架構(gòu)的突破包括： 　　• 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時(shí)鐘，從而將時(shí)鐘歪斜降低達(dá)50% 　　• 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會造成時(shí)延的流水線，從而可提高系統(tǒng)速度和容量 　　• 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時(shí)序收斂問題和互連瓶頸 　　• 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 　　• 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 　　• 顯著增強(qiáng)DSP與包處理性能 　　賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開啟了一個(gè)全新的領(lǐng)域。

標(biāo)簽： UltraScale Xilinx 架構(gòu)

上傳時(shí)間： 2013-12-23

上傳用戶：小儒尼尼奧

SF-CY3 FPGA套件開發(fā)指南Ver6.00 （by特權(quán)同學(xué)）

SF-CY3 FPGA套件開發(fā)指南Ver6.00 （by特權(quán)同學(xué)）

標(biāo)簽： SF-CY FPGA 6.00 Ver

上傳時(shí)間： 2014-01-25

上傳用戶：ewtrwrtwe

賽靈思spartan6系列FPGA片內(nèi)資源設(shè)計(jì)指導(dǎo)

賽靈思spartan6系列FPGA片內(nèi)資源設(shè)計(jì)指導(dǎo)

標(biāo)簽： spartan6 FPGA 賽靈思 資源

上傳時(shí)間： 2013-10-16

上傳用戶：wang0123456789

EDA技術(shù)實(shí)用教程VHDL版本課件

EDA技術(shù)實(shí)用教程VHDL版本課件

標(biāo)簽： VHDL EDA 實(shí)用教程 版本

上傳時(shí)間： 2013-10-10

上傳用戶：ruan2570406

夏宇聞老師優(yōu)秀的verilog教程課件

      本資料是關(guān)于夏宇聞老師優(yōu)秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。

標(biāo)簽： verilog 教程

上傳時(shí)間： 2013-11-21

上傳用戶：電子世界

《EDA原理及應(yīng)用》（何賓教授）實(shí)驗(yàn)課件

      本資料是《EDA原理及應(yīng)用》一書的配套實(shí)驗(yàn)課件，一共有18個(gè)實(shí)驗(yàn)。大家可以參考著自己做！當(dāng)然做完后也可以到電子發(fā)燒友網(wǎng)站FPGA技術(shù)聯(lián)盟QQ群（263281510）討論討論...

標(biāo)簽： EDA 實(shí)驗(yàn)

上傳時(shí)間： 2013-11-10

上傳用戶：rlgl123

《EDA原理及應(yīng)用》（何賓教授）課件 PPT

　　第1章-EDA設(shè)計(jì)導(dǎo)論 　　第2章-可編程邏輯器件設(shè)計(jì)方法 　　第3章-VHDL語言基礎(chǔ) 　　第4章-數(shù)字邏輯單元設(shè)計(jì) 　　第5章-VHDL高級設(shè)計(jì)技術(shù) 　　第6章-基于HDL和原理圖的設(shè)計(jì)輸入 　　第7章-設(shè)計(jì)綜合和行為仿真 　　第8章-設(shè)計(jì)實(shí)現(xiàn)和時(shí)序仿真 　　第9章-設(shè)計(jì)下載和調(diào)試 　　第10章-設(shè)計(jì)示例（數(shù)字鐘、UART、數(shù)字電壓表）     點(diǎn)擊鏈接，【《EDA原理及應(yīng)用》（何賓教授）實(shí)驗(yàn)課件下載 】

標(biāo)簽： EDA

上傳時(shí)間： 2013-11-10

上傳用戶：zhangliming420

cpld開發(fā)套件光盤說明

cpld開發(fā)套件光盤說明

標(biāo)簽： cpld 開發(fā)套件 光盤

上傳時(shí)間： 2013-10-24

上傳用戶：hfmm633

PADS制作鍋?zhàn)衅馕?/a>

標(biāo)簽： PADS

上傳時(shí)間： 2013-10-15

上傳用戶：范縝東苑