目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫程序的源代碼。仿真測(cè)試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-07-06
上傳用戶：eclipse
隨著計(jì)算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會(huì)中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場(chǎng)等多個(gè)領(lǐng)域。同時(shí)，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計(jì)了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時(shí)分復(fù)用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時(shí)傳輸8路以上視頻信號(hào)。系統(tǒng)在總體設(shè)計(jì)時(shí)，確定了基于FPGA的設(shè)計(jì)方案，采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實(shí)現(xiàn)系統(tǒng)的時(shí)分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計(jì)了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計(jì)了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實(shí)現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對(duì)FPGA模塊進(jìn)行了功能仿真和時(shí)序仿真，并在Spartan-3E開發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作，實(shí)驗(yàn)證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實(shí)時(shí)傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個(gè)領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實(shí)現(xiàn)，利用FPGA的并行處理優(yōu)勢(shì)，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級(jí)等特點(diǎn)。
標(biāo)簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：gzming
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 本研究通過在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測(cè)試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。
標(biāo)簽： FPGA ADC 并行測(cè)試 方法研究
上傳時(shí)間： 2013-06-07
上傳用戶：gps6888
隨著圖像采集系統(tǒng)的廣泛應(yīng)用，人們對(duì)CCD探測(cè)系統(tǒng)的要求日益提高。傳統(tǒng)的CCD探測(cè)系統(tǒng)由于結(jié)構(gòu)復(fù)雜，造價(jià)較高，己不能滿足日益廣泛的應(yīng)用需要。本文設(shè)計(jì)了一套基于單片F(xiàn)PGA的小型化與經(jīng)濟(jì)化的CCD探測(cè)系統(tǒng)，能夠滿足空間光強(qiáng)的測(cè)量并實(shí)現(xiàn)光信號(hào)的識(shí)別和處理。 本文研究了CCD探測(cè)系統(tǒng)的基本結(jié)構(gòu)。設(shè)計(jì)了基于單片F(xiàn)PGA的CCD探測(cè)系統(tǒng)的硬件電路原理圖，完成了硬件電路板制作與調(diào)試。系統(tǒng)FPGA選用Altera公司的低成本FPGA芯片EP2C20Q240，電路板采用雙層板設(shè)計(jì)，實(shí)現(xiàn)了CCD探測(cè)系統(tǒng)的小型化與經(jīng)濟(jì)化的目標(biāo)。利用FPGA器件實(shí)現(xiàn)了CCD驅(qū)動(dòng)時(shí)序脈沖的設(shè)計(jì)、實(shí)現(xiàn)了單采樣與相關(guān)雙采樣的控制程序設(shè)計(jì)，利用FPGA的數(shù)字信號(hào)處理功能實(shí)現(xiàn)了相關(guān)雙采樣的信號(hào)處理。基于FPGA的可編程特性，在不改變外部電路的基礎(chǔ)上，通過程序的改變，對(duì)CCD驅(qū)動(dòng)頻率、模數(shù)轉(zhuǎn)換器采樣時(shí)刻的選擇進(jìn)行方便調(diào)節(jié)。系統(tǒng)與上位機(jī)的數(shù)據(jù)傳輸接口采用了網(wǎng)絡(luò)傳輸方案，充分發(fā)揮了網(wǎng)絡(luò)傳輸?shù)倪h(yuǎn)距離傳輸、遠(yuǎn)程訪問、信息共享等優(yōu)勢(shì)，系統(tǒng)采用基于FPGA的NiosⅡ嵌入式處理器系統(tǒng)，通過對(duì)其應(yīng)用軟件的開發(fā)，實(shí)現(xiàn)了系統(tǒng)與上位機(jī)之間數(shù)據(jù)的可靠性傳輸。
標(biāo)簽： FPGA CCD 探測(cè)系統(tǒng)
上傳時(shí)間： 2013-08-06
上傳用戶：hainan_256
介紹了一種基于MCS-51單片微處理器的可燃?xì)怏w探測(cè)報(bào)警器,給出了探測(cè)報(bào)警器的工作原理、硬件電路和軟件設(shè)計(jì).
標(biāo)簽： 用單片機(jī) 控制 可燃?xì)怏w 探測(cè)
上傳時(shí)間： 2013-06-22
上傳用戶：一棵發(fā)財(cái)樹
對(duì)於集成電路而言，汽車是一種苛刻的使用環(huán)境，這裡，引擎罩下的工作溫度範(fàn)圍可寬達(dá) -40°C 至 125°C，而且，在電池電壓總線上出現(xiàn)大瞬變偏移也是預(yù)料之中的事
標(biāo)簽： 集成 電流檢測(cè) 保護(hù) 汽車系統(tǒng)
上傳時(shí)間： 2013-11-20
上傳用戶：zhaiye
根據(jù)LED輪廓顯示控制的結(jié)構(gòu)特點(diǎn)，設(shè)計(jì)了基于STC單片機(jī)的顯示控制器。該系統(tǒng)控制采用STC11/12系列單片機(jī)為控制處理器，加以外圍電路，利用485接口實(shí)現(xiàn)主從遠(yuǎn)距離控制。設(shè)計(jì)了色帶數(shù)據(jù)與效果數(shù)據(jù)格式，充分利用單片有限的存儲(chǔ)空間完成更多顯示效果。利用分控制器完成對(duì)現(xiàn)有市場(chǎng)上的6803、2803和1809系列LED專用驅(qū)動(dòng)芯片的兼容。本案開發(fā)的LED護(hù)欄管顯示屏控制器已產(chǎn)品化，控制效果良好。
上傳時(shí)間： 2013-10-29
上傳用戶：rolypoly152
定時(shí)或計(jì)數(shù)： 1.硬件法 定時(shí)功能完全由硬件電路完成，不占用CPU時(shí)間。 2.軟件法 軟件定時(shí)是執(zhí)行一段循環(huán)程序來進(jìn)行時(shí)間延時(shí)。 犧牲了CPU的時(shí)間
標(biāo)簽： 單片微機(jī) 定時(shí)器 計(jì)數(shù)器
上傳時(shí)間： 2013-11-19
上傳用戶：362279997
采用基于Cortex-M3核的微控制器STM32F103CBT6設(shè)計(jì)了脈沖變極性弧焊控制系統(tǒng)。該系統(tǒng)利用片內(nèi)的高級(jí)定時(shí)器實(shí)現(xiàn)了快速脈沖切換,以及脈沖頻率、起始時(shí)間、占空比的大范圍調(diào)節(jié);利用定時(shí)器間的協(xié)同工作,完成了光譜觸發(fā)信號(hào)的精確延時(shí)。同時(shí)實(shí)現(xiàn)了運(yùn)行過程中對(duì)系統(tǒng)電壓的測(cè)量、監(jiān)控、傳輸以及參數(shù)輸入、顯示、存儲(chǔ)等功能,并簡(jiǎn)述了軟件開發(fā)方法。
上傳時(shí)間： 2013-10-20
上傳用戶：蒼山觀海
本文介紹了一種高精度、寬范圍的測(cè)時(shí)設(shè)備的設(shè)計(jì)技術(shù)。運(yùn)用82C54的工作方式2作高精度時(shí)間測(cè)試,每片82C54的三個(gè)計(jì)數(shù)器前后級(jí)連,組成48位的計(jì)數(shù)器。選用AT89S52單片機(jī)作為MCU進(jìn)行管理,應(yīng)用總線方式擴(kuò)展多片82C54,實(shí)現(xiàn)了高精度、寬范圍的時(shí)間測(cè)量。采用4*4行列式鍵盤和128*64漢顯LCD實(shí)現(xiàn)人機(jī)接口,并通過RS232C接口同計(jì)算機(jī)進(jìn)行通信,方便了數(shù)據(jù)的存儲(chǔ)和管理。
標(biāo)簽： 82C54 測(cè)時(shí)設(shè)備
上傳時(shí)間： 2013-11-13
上傳用戶：qq521
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
