魏小龍MSP430系列單片機接口技術及系統設計實例 缺頁部分補上了，不得不分4卷，上傳不上
上傳時間： 2013-08-05
上傳用戶：aig85
智能型充電器電源和顯示的設計 隨著越來越多的手持式電器的出現，對高性能、小尺寸、重量輕的電池充電器的需求也越來越大。電池技術的持續進步也要求更復雜的充電算法以實現快速、安全的充電。因此需要對充電過程進行更精確的監控，以縮短充電時間、達到最大的電池容量，并防止電池損壞。AVR 已經在競爭中領先了一步，被證明是下一代充電器的完美控制芯片。Atmel AVR 微處理器是當前市場上能夠以單片方式提供Flash、EEPROM 和10 位ADC的最高效的8 位RISC 微處理器。由于程序存儲器為Flash，因此可以不用象MASK ROM一樣，有幾個軟件版本就庫存幾種型號。Flash 可以在發貨之前再進行編程，或是在PCB貼裝之后再通過ISP 進行編程，從而允許在最后一分鐘進行軟件更新。EEPROM 可用于保存標定系數和電池特性參數，如保存充電記錄以提高實際使用的電池容量。10位A/D 轉換器可以提供足夠的測量精度，使得充好后的容量更接近其最大容量。而其他方案為了達到此目的，可能需要外部的ADC，不但占用PCB 空間，也提高了系統成本。AVR 是目前唯一的針對像 “C”這樣的高級語言而設計的8 位微處理器。C 代碼似的設計很容易進行調整以適合當前和未來的電池，而本次智能型充電器顯示程序的編寫則就是用C語言寫的。
上傳時間： 2013-05-18
上傳用戶：zhaiye
本文主要研究的是一個基于ARM7最小系統的研究設計，本系統主要由LPC2210，以及復位電路、晶振電路、程序存儲器、蜂鳴器等部分組成。本系統的特點是性能高、成本低并且耗能小等特點。 主要研究內容： ? 1 以高速低功耗的ARM作為控制核心，設計ARM最小系統的有關軟硬件； ? 2 MCU與存儲器和串行通信的接口設計； ? 3 與計算機進行通信的軟硬件設計
上傳時間： 2013-04-24
上傳用戶：qoovoop
高速電機由于轉速高、體積小、功率密度高，在渦輪發電機、渦輪增壓器、高速加工中心、飛輪儲能、電動工具、空氣壓縮機、分子泵等許多領域得到了廣泛的應用。永磁無刷直流電機由于效率高、氣隙大、轉子結構簡單，因此特別適合高速運行。高速永磁無刷直流電機是目前國內外研究的熱點，其主要問題在于：（1）轉子機械強度和轉子動力學；（2）轉子損耗和溫升。本文針對高速永磁無刷直流電機主要問題之一的轉子渦流損耗進行了深入分析。轉子渦流損耗是由定子電流的時間和空間諧波以及定子槽開口引起的氣隙磁導變化所產生的。首先通過優化定子結構、槽開口和氣隙長度的大小來降低電流空間諧波和氣隙磁導變化所產生的轉子渦流損耗；通過合理地增加繞組電感以及采用銅屏蔽環的方法來減小電流時間諧波引起的轉子渦流損耗。其次對轉子充磁方式和轉子動力學進行了分析。最后制作了高速永磁無刷直流電機樣機和控制系統，進行了空載和負載實驗研究。論文主要工作包括： 一、采用解析計算和有限元仿真的方法研究了不同的定子結構、槽開口大小、以及氣隙長度對高速永磁無刷直流電機轉子渦流損耗的影響。對于2極3槽集中繞組、2極6槽分布疊繞組和2極6槽集中繞組的三臺電機的定子結構進行了對比，利用傅里葉變換，得到了分布于定子槽開口處的等效電流片的空間諧波分量，然后采用計及轉子集膚深度和渦流磁場影響的解析模型計算了轉子渦流損耗，通過有限元仿真對解析計算結果加以驗證。結果表明：3槽集中繞組結構的電機中含有2次、4次等偶數次空間諧波分量，該諧波分量在轉子中產生大量的渦流損耗。采用有限元仿真的方法研究了槽開口和氣隙長度對轉子渦流損耗的影響，在空載和負載狀態下的研究結果均表明：隨著槽開口的增加或者氣隙長度的減小，轉子損耗隨之增加。因此從減小高速永磁無刷電機轉子渦流損耗的角度考慮，2極6槽的定子結構優于2極3槽結構。 二、高速永磁無刷直流電機額定運行時的電流波形中含有大量的時間諧波分量，其中5次和7次時間諧波分量合成的電樞磁場以6倍轉子角速度相對轉子旋轉，11次和13次時間諧波分量合成的電樞磁場以12倍轉子角速度相對轉子旋轉，這些諧波分量與轉子異步，在轉子保護環、永磁體和轉軸中產生大量的渦流損耗，是轉子渦流損耗的主要部分。首先研究了永磁體分塊對轉子渦流損耗的影響，分析表明：永磁體的分塊數和透入深度有關，對于本文設計的高速永磁無刷直流電機，當永磁體分塊數大于12時，永磁體分塊才能有效地減小永磁體中的渦流損耗；反之，永磁體分塊會使永磁體中的渦流損耗增加。為了提高轉子的機械強度，在永磁體表面通常包裹一層高強度的非磁性材料如鈦合金或者碳素纖維等。分析了不同電導率的包裹材料對轉子渦流損耗的影響。然后利用渦流磁場的屏蔽作用，在轉子保護環和永磁體之間增加一層電導率高的銅環。有限元分析表明：盡管銅環中會產生渦流損耗，但正是由于銅環良好的導電性，其產生的渦流磁場抵消了氣隙磁場的諧波分量，使永磁體、轉軸以及保護環中的損耗顯著下降，整體上降低了轉子渦流損耗。分析了不同的銅環厚度對轉子渦流損耗的影響，研究表明轉子各部分的渦流損耗隨著銅屏蔽環厚度的增加而減小，當銅環的厚度達到6次時間諧波的透入深度時，轉子損耗減小到最小。 三、對于給定的電機尺寸，設計了兩臺電感值不同的高速永磁無刷直流電機，通過研究表明：電感越大，電流變化越平緩，電流的諧波分量越低，轉子渦流損耗越小，因此通過合理地增加繞組電感能有效的降低轉子渦流損耗。 四、研究了高速永磁無刷直流電機的電磁設計和轉子動力學問題。對比分析了平行充磁和徑向充磁對高速永磁無刷直流電機性能的影響，結果表明：平行充磁優于徑向充磁。設計并制作了兩種不同結構的轉子：單端式軸承支撐結構和兩端式軸承支撐結構。對兩種結構進行了轉子動力學分析，實驗研究表明：由于轉子設計不合理，單端式軸承支撐結構的轉子轉速達到40，000rpm以上時，保護環和定子齒部發生了摩擦，破壞了轉子動平衡，導致電機運行失敗，而兩端式軸承支撐結構的轉子成功運行到100，000rpm以上。 五、最后制作了平行充磁的高速永磁無刷直流電機樣機和控制系統，進行了空載和負載實驗研究。對比研究了PWM電流調制和銅屏蔽環對轉子損耗的影響，研究表明：銅屏蔽環能有效的降低轉子渦流損耗，使轉子損耗減小到不加銅屏蔽環時的1/2；斬波控制會引入高頻電流諧波分量，使得轉子渦流損耗增加。通過計算繞組反電勢系數的方法，得到了不同控制方式下帶銅屏蔽環和不帶銅屏蔽環轉子永磁體溫度。采用簡化的暫態溫度場有限元模型分析了轉子溫升，有限元分析和實驗計算結果基本吻合，驗證了銅屏蔽環的有效性。
上傳時間： 2013-05-18
上傳用戶：zl123!@#
隨著計算機和微電子技術的飛速發展，基于數字信號處理的示波器、信號發生器、邏輯分析儀和頻譜分析儀等測量儀器已經應用到各個領域并且發揮著重要作用，但這些儀器昂貴的價格阻礙了它們的普遍使用。 本文針對電子測量儀器技術發展和普及的情況，結合用FPGA實現數字信號處理的優勢，研究一種基于FPGA的輔助性獨立電予測量儀器的軟件系統。這種儀器可以作為數模混合電路測試和驗證的工具，用來觀察模擬信號波形、數字信號時序波形、模擬信號的幅度頻譜，也可以用來產生DDS信號。在硬件選擇上，使用具有Altera公司CycloneⅡ器件的平臺來實現單片DSP系統，這種芯片成本低廉、工作速度快、技術兼容性好；在軟件設計上，采用基于FPGA的可編程數字邏輯設計方法，這種方法具有開發難度小、功能擴展簡單等優點。設計中采用的關鍵技術包括：基于FPGA和IP Core的Verilog HDL設計、數據采集、數據存儲、數據處理以及數據波形的實時顯示。對這些技術的研究探討不僅有理論研究價值，在科學實驗和產品設計中同樣具有重要的實用價值。系統的設計以低資源、高性能為目標，設計中采用了科學的模塊劃分、設計與集成的方法，在保持原四種信號處理功能不變的前提下，盡量多的節約各種FPGA資源，為實現低成本的輔助電子測量儀器提供了可能。
上傳時間： 2013-06-05
上傳用戶：love_stanford
目前，小波分析在信息技術和其他學科方面的應用是眾多科技工作者關心的課題。在理論方面，新觀點、新方法不斷涌現。本文旨在完善小波的基本理論，對原有的小波去噪方法作進一步的改進。 經典的信號處理方法，例如傅立葉變換、短時傅立葉變換等具有局限性，因而限定了它們的應用范圍。小波分析作為一種全新的信號處理方法，它將信號中各種不同的頻率成分分解到互不重疊的頻帶上，為信號濾波、信噪分離和特征提取提供了有效途徑，特別在信號去噪方面顯出了獨特的優勢。本文介紹了經典的去噪方法，并對其適用范圍和效果進行了分析和比較。并且，討論了小波分析的基本理論，介紹了連續小波變換、離散小波變換和小波變換的快速分解與重構算法，最后研究了小波基的數學特性，分析了它們對實際應用的影響和作用。進而，介紹了小波的幾種去噪方法：小波變換高頻系數置零去噪方法、小波變換模極大值去噪方法、小波閾值去噪方法、小波空域相關性去噪方法。用小波變換將高頻系數強制置零去噪的方法是比較方便的，但它的不足之處是經將高頻系數強制置零去噪后重構的信號會使信號丟失一些細節，且小波基的選擇亦有相當的難度，只有靠經驗來確定，不過比傳統的濾波方法所得的效果還是要好。對于小波變換模極大值去噪的原理，分析了去噪過程中幾個參數的選取問題，并給出了一些選取依據；對小波閾值去噪方法的幾個關鍵問題進行了詳細討論。對閾值去噪進行了改進，利用均值逼近與閾值去噪相結合的方法來實現信號的處理，并通過實驗仿真實現。實驗結果表明該方法提高了信噪比，去噪效果優于單獨應用閾值去噪的方法。 在空域相關去噪算法的基礎上，進行了改進，利用閾值濾波與相關去噪算法相結合的一種組合去噪算法，仿真試驗結果表明，由該算法濾波之后得到的小波系數不僅連續性好，準確率高，而且易于重構信號。 本文分別對這四種方法進行了算法分析比較，通過實驗仿真來實現，并對實驗結果進行了分析。實驗仿真結果表明了利用小波分析理論對信號去噪的可行性和有效性。 關鍵詞：小波分析，信號去噪，閾值，均值逼近，空域相關
上傳時間： 2013-07-19
上傳用戶：啊颯颯大師的
用一片CPLD實現數字鎖相環,用VHDL或V語言
上傳時間： 2013-05-27
上傳用戶：hewenzhi
本書主要闡述設計射頻與微波功率放大器所需的理論、方法、設計技巧，以及將分析計算與計算機輔助設計相結合的優化設計方法。這些方法提高了設計效率，縮短了設計周期。本書內容覆蓋非線性電路設計方法、非線性主動設備建模、阻抗匹配、功率合成器、阻抗變換器、定向耦合器、高效率的功率放大器設計、寬帶功率放大器及通信系統中的功率放大器設計。 本書適合從事射頻與微波動功率放大器設計的工程師、研究人員及高校相關專業的師生閱讀。 作者簡介 Andrei Grebennikov是M／A—COM TYCO電子部門首席理論設計工程師，他曾經任教于澳大利亞Linz大學、新加坡微電子學院、莫斯科通信和信息技術大學。他目前正在講授研究班課程，在該班上，本書作為國際微波年會論文集。 目錄 第1章 雙口網絡參數 1.1 傳統的網絡參數 1.2 散射參數 1.3 雙口網絡參數間轉換 1.4 雙口網絡的互相連接 1.5 實際的雙口電路 1.5.1 單元件網絡 1.5.2 π形和T形網絡 1.6 具有公共端口的三口網絡 1.7 傳輸線 參考文獻 第2章 非線性電路設計方法 2.1 頻域分析 2.1.1 三角恒等式法 2.1.2 分段線性近似法 2.1.3 貝塞爾函數法 2.2 時域分析 2.3 NewtOn.Raphscm算法 2.4 準線性法 2.5 諧波平衡法 參考文獻 第3章 非線性有源器件模型 3.1 功率MOSFET管 3.1.1 小信號等效電路 3.1.2 等效電路元件的確定 3.1.3 非線性I—V模型 3.1.4 非線性C.V模型 3.1.5 電荷守恒 3.1.6 柵一源電阻 3.1.7 溫度依賴性 3.2 GaAs MESFET和HEMT管 3.2.1 小信號等效電路 3.2.2 等效電路元件的確定 3.2.3 CIJrtice平方非線性模型 3.2.4 Curtice.Ettenberg立方非線性模型 3.2.5 Materka—Kacprzak非線性模型 3.2.6 Raytheon(Statz等)非線性模型 3.2.7 rrriQuint非線性模型 3.2.8 Chalmers(Angek)v)非線性模型 3.2.9 IAF(Bemth)非線性模型 3.2.10 模型選擇 3.3 BJT和HBT汀管 3.3.1 小信號等效電路 3.3.2 等效電路中元件的確定 3.3.3 本征z形電路與T形電路拓撲之間的等效互換 3.3.4 非線性雙極器件模型 參考文獻 第4章 阻抗匹配 4.1 主要原理 4.2 Smith圓圖 4.3 集中參數的匹配 4.3.1 雙極UHF功率放大器 4.3.2 M0SFET VHF高功率放大器 4.4 使用傳輸線匹配 4.4.1 窄帶功率放大器設計 4.4.2 寬帶高功率放大器設計 4.5 傳輸線類型 4.5.1 同軸線 4.5.2 帶狀線 4.5.3 微帶線 4.5.4 槽線 4.5.5 共面波導 參考文獻 第5章 功率合成器、阻抗變換器和定向耦合器 5.1 基本特性 5.2 三口網絡 5.3 四口網絡 5.4 同軸電纜變換器和合成器 5.5 wilkinson功率分配器 5.6 微波混合橋 5.7 耦合線定向耦合器 參考文獻 第6章 功率放大器設計基礎 6.1 主要特性 6.2 增益和穩定性 6.3 穩定電路技術 6.3.1 BJT潛在不穩定的頻域 6.3.2 MOSFET潛在不穩定的頻域 6.3.3 一些穩定電路的例子 6.4 線性度 6.5 基本的工作類別：A、AB、B和C類 6.6 直流偏置 6.7 推挽放大器 6.8 RF和微波功率放大器的實際外形 參考文獻 第7章 高效率功率放大器設計 7.1 B類過激勵 7.2 F類電路設計 7.3 逆F類 7.4 具有并聯電容的E類 7.5 具有并聯電路的E類 7.6 具有傳輸線的E類 7.7 寬帶E類電路設計 7.8 實際的高效率RF和微波功率放大器 參考文獻 第8章 寬帶功率放大器 8.1 Bode—Fan0準則 8.2 具有集中元件的匹配網絡 8.3 使用混合集中和分布元件的匹配網絡 8.4 具有傳輸線的匹配網絡 8.5 有耗匹配網絡 8.6 實際設計一瞥 參考文獻 第9章 通信系統中的功率放大器設計 9.1 Kahn包絡分離和恢復技術 9.2 包絡跟蹤 9.3 異相功率放大器 9.4 Doherty功率放大器方案 9.5 開關模式和雙途徑功率放大器 9.6 前饋線性化技術 9.7 預失真線性化技術 9.8 手持機應用的單片cMOS和HBT功率放大器 參考文獻
上傳時間： 2013-04-24
上傳用戶：W51631
51單片機最最小系統，作為學習參考，對大家有幫助
上傳時間： 2013-07-28
上傳用戶：dba1592201
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
