亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

單片機(jī)學(xué)(xué)習(xí)(xí)板

  • LOBS邊緣節(jié)點(diǎn)突發(fā)包組裝和光板FPGA實(shí)現(xiàn)

    近年來提出的光突發(fā)交換OBS(Optical.Burst Switching)技術(shù),結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點(diǎn),有效支持高突發(fā)、高速率的多種業(yè)務(wù),成為目前研究的熱點(diǎn)和前沿。 本論文圍繞國(guó)家“863”計(jì)劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗(yàn)系統(tǒng)”,主要涉及兩個(gè)方面:LOBS邊緣節(jié)點(diǎn)核心板和光板FPGA的實(shí)現(xiàn)方案,重點(diǎn)關(guān)注于邊緣節(jié)點(diǎn)核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu),分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù),然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點(diǎn)的總體結(jié)構(gòu),主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片,突發(fā)包組裝FPGA,突發(fā)包調(diào)度FPGA,SDRAM以及背板驅(qū)動(dòng)芯片($2064)等硬件模塊。光板包括$2064,發(fā)射FPGA,接收FPGA,光發(fā)射機(jī),光接收機(jī),CDR等硬件模塊。論文對(duì)這些軟硬件資源進(jìn)行了詳細(xì)介紹,重點(diǎn)關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點(diǎn)FPGA的具體實(shí)現(xiàn)方法,分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對(duì)數(shù)據(jù)和描述信息分別存儲(chǔ),僅對(duì)描述信息進(jìn)行處理,提高了組裝效率。在維護(hù)突發(fā)包信息時(shí),實(shí)時(shí)查詢和更新FEC配置表,保證了對(duì)FEE狀態(tài)表維護(hù)的靈活性。在讀寫SDRAM時(shí)都采用整頁突發(fā)讀寫模式,對(duì)MAC幀整幀一次性寫入,讀取時(shí)采用超前預(yù)讀模式,對(duì)SDRAM內(nèi)存的使用采取即時(shí)申請(qǐng)方式,十分靈活高效。光板FPGA分為發(fā)射和接收兩個(gè)方向,主要是將進(jìn)入FPGA的數(shù)據(jù)進(jìn)行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容,并對(duì)LOBS技術(shù)進(jìn)行展望。本論文組幀算法采用動(dòng)態(tài)組裝參數(shù)表的方法,可以充分支持各種擴(kuò)展,包括自適應(yīng)動(dòng)態(tài)組裝算法。

    標(biāo)簽: LOBS FPGA 節(jié)點(diǎn)

    上傳時(shí)間: 2013-05-26

    上傳用戶:AbuGe

  • CAN總線開發(fā)板源代碼與原理圖

    一種CAN總線開發(fā)板的所有源代碼與原理圖

    標(biāo)簽: CAN 總線 開發(fā)板 原理圖

    上傳時(shí)間: 2013-06-10

    上傳用戶:mqien

  • RTL8019以太網(wǎng)開發(fā)板資料

    使用最常用的RTL8019芯片的以太網(wǎng)開發(fā)板全部資料,包括源程序、原理圖等。

    標(biāo)簽: 8019 RTL 以太網(wǎng) 開發(fā)板

    上傳時(shí)間: 2013-07-23

    上傳用戶:Neal917

  • Protel四層板與內(nèi)層分割教程

    Protel四層板與內(nèi)層分割教程,上手者實(shí)用教程。

    標(biāo)簽: Protel 四層板 分割 教程

    上傳時(shí)間: 2013-06-19

    上傳用戶:neibuzhuzu

  • 板級(jí)測(cè)試指南

    中英文對(duì)照,描述板級(jí)測(cè)試的各個(gè)方面,并提出板極測(cè)試可能出現(xiàn)的問題

    標(biāo)簽: 板級(jí)測(cè)試

    上傳時(shí)間: 2013-08-03

    上傳用戶:xzt

  • FL2440開發(fā)板底板原理圖

    FL2440開發(fā)板底板原理圖,支持WINCE6.0,LINUX2.60,安卓系統(tǒng)

    標(biāo)簽: 2440 FL 開發(fā)板 底板原理圖

    上傳時(shí)間: 2013-04-24

    上傳用戶:拔絲土豆

  • SYSTEM-6410實(shí)用型核心板.pdf

    三星官方6410核心板原理圖,經(jīng)典,與大家分享

    標(biāo)簽: SYSTEM 6410 核心板

    上傳時(shí)間: 2013-04-24

    上傳用戶:tiantian

  • 星載SAR高速FPGA預(yù)處理板的研制

    合成孔徑雷達(dá)的實(shí)時(shí)信號(hào)處理系統(tǒng),可以分成相對(duì)獨(dú)立的幾個(gè)階段,即A/D變換和緩存、距離向預(yù)處理器、方位向預(yù)處理器、距離向壓縮處理、轉(zhuǎn)置存儲(chǔ)器、方位向壓縮處理、逆轉(zhuǎn)置存儲(chǔ)器.合成孔徑雷達(dá)預(yù)處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實(shí)現(xiàn),做到實(shí)時(shí)處理.論文結(jié)合電子所合成孔徑雷達(dá)實(shí)時(shí)成像處理系統(tǒng),設(shè)計(jì)開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預(yù)處理板,該信號(hào)處理板處理能力強(qiáng),結(jié)構(gòu)緊湊,運(yùn)行效率高;其硬件電路的設(shè)計(jì)思路和結(jié)構(gòu)形式有很強(qiáng)的通用性和使用價(jià)值.論文重點(diǎn)研究了預(yù)處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計(jì)問題.而固定系數(shù)FIR濾波器的實(shí)現(xiàn)問題的重點(diǎn)又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實(shí)現(xiàn)問題,針對(duì)FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來實(shí)現(xiàn)FIR濾波器的設(shè)計(jì).對(duì)比于預(yù)處理器中其他濾波器設(shè)計(jì)方案,基于FPGA分布式算法的FIR濾波器的設(shè)計(jì),避免了乘累加運(yùn)算,提高了系統(tǒng)運(yùn)行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計(jì)的電路簡(jiǎn)單高速,工作正常、可靠,完全滿足了預(yù)處理器設(shè)計(jì)的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲(chǔ)器技術(shù),計(jì)算機(jī)技術(shù)的發(fā)展,一個(gè)全數(shù)字化的機(jī)載實(shí)時(shí)成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實(shí)時(shí)成像處理系統(tǒng)的研制,將是一個(gè)非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預(yù)處理器設(shè)計(jì)為例,拋磚引玉,希望對(duì)未來全數(shù)字化星載實(shí)時(shí)成像處理系統(tǒng)的研制起到一定參考價(jià)值.

    標(biāo)簽: FPGA SAR 星載 預(yù)處理

    上傳時(shí)間: 2013-07-03

    上傳用戶:lanhuaying

  • 多業(yè)務(wù)PDH單片F(xiàn)PGA解決方案

    隨著通信網(wǎng)的發(fā)展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統(tǒng)以其通信容量大、傳輸性能好、接口標(biāo)準(zhǔn)、組網(wǎng)靈活方便、管理功能強(qiáng)大等優(yōu)點(diǎn)獲得越來越廣泛的應(yīng)用.但是在某些對(duì)傳輸容量需求不大的場(chǎng)合,SDH的巨大潛力和優(yōu)越性無法發(fā)揮出來,反而還會(huì)造成帶寬浪費(fèi).相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對(duì)客戶不同需要設(shè)計(jì)不同的方案,在某些特定的接入場(chǎng)合具有一定的優(yōu)勢(shì).本課題根據(jù)現(xiàn)實(shí)的需要,提出并設(shè)計(jì)了一種基于PDH技術(shù)的多業(yè)務(wù)單片F(xiàn)PGA傳輸系統(tǒng).系統(tǒng)可以同時(shí)提供12路E1的透明傳輸和一個(gè)線速為100M以太網(wǎng)通道,主要由一塊FPGA芯片實(shí)現(xiàn)大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢(shì).本文首先介紹數(shù)字通信以及數(shù)字復(fù)接原理和以太網(wǎng)的相關(guān)知識(shí),然后詳細(xì)闡述了本系統(tǒng)的方案設(shè)計(jì),對(duì)所使用的芯片和控制芯片F(xiàn)PGA做了必要的介紹,最后具體介紹了系統(tǒng)硬件和FPGA編碼設(shè)計(jì),以及后期的軟硬件調(diào)試.歸納起來,本文主要具體工作如下:1.實(shí)現(xiàn)4路E1信號(hào)到1路二次群信號(hào)的復(fù)分接,主要包括全數(shù)字鎖相環(huán)、HDB3-NRZ編解碼、正碼速調(diào)整、幀頭檢測(cè)和復(fù)分接等.2.將以太網(wǎng)MII接口來的25M的MII信號(hào)通過碼速變換到25.344M,進(jìn)行映射.3.將三路二次群信號(hào)和變換過的以太網(wǎng)MII信號(hào)進(jìn)行5b6b編解碼,以利于在光纖上傳輸.4.高速時(shí)提取時(shí)鐘采用XILINX的CDR方案.并對(duì)接收到的信號(hào)經(jīng)過5b6b解碼后,分接出各路信號(hào).

    標(biāo)簽: FPGA PDH 多業(yè)務(wù) 方案

    上傳時(shí)間: 2013-07-23

    上傳用戶:lansedeyuntkn

  • 基于“單片機(jī)CPLDFPGA體系結(jié)構(gòu)”的程控交換機(jī)系統(tǒng)集成化設(shè)計(jì)

    有線通信方式由于具有保密性高、抗干擾能力強(qiáng)在軍事通信中倍受青睞,因此,對(duì)軍用有線通信設(shè)備的研究和設(shè)計(jì)具有十分重要的戰(zhàn)略意義.TBJ-204型野戰(zhàn)20線程控交換機(jī)是一種小型背負(fù)式模擬空分程控用戶交換機(jī),用于裝備全軍各兵種的作戰(zhàn)、演習(xí)和緊急搶險(xiǎn)等行動(dòng).該項(xiàng)目以該交換機(jī)為研究對(duì)象,在詳細(xì)分析原設(shè)備的系統(tǒng)結(jié)構(gòu)和功能實(shí)現(xiàn)方式的基礎(chǔ)上,指出該機(jī)型在使用過程中存在技術(shù)相對(duì)陳舊、分立元件過多、可靠性和保密性不夠、體積大、重量大、維修困難等問題,同時(shí)結(jié)合系統(tǒng)的低功耗需求和優(yōu)化人機(jī)接口設(shè)計(jì),本文提出基于"單片機(jī)+CPLD/FPGA體系結(jié)構(gòu)"的集成化設(shè)計(jì)方案:①在CPLD中實(shí)現(xiàn)信號(hào)音分頻和計(jì)時(shí)頻率生成電路、20路用戶LED狀態(tài)控制電路;②CPLD與單片機(jī)以總線接口方式實(shí)現(xiàn)譯碼、數(shù)據(jù)和控制信號(hào)鎖存功能的VHDL設(shè)計(jì);③基于低功耗設(shè)計(jì)的器件選型方案和單片機(jī)待機(jī)模式設(shè)計(jì);④人機(jī)接口的LCD菜單操作方式.該文詳細(xì)介紹了改型設(shè)備的研制過程,包括CPLD片內(nèi)功能設(shè)計(jì)實(shí)現(xiàn)、主控制板和用戶板各功能模塊工作原理和設(shè)計(jì)實(shí)現(xiàn)、各硬件模塊功能測(cè)試等,最后給出了局內(nèi)呼叫處理功能和話務(wù)員服務(wù)功能的軟件實(shí)現(xiàn)流程.文章結(jié)尾介紹了改型設(shè)備的系統(tǒng)性能,它將實(shí)現(xiàn)更高的可靠性、保密性和抗干擾能力,同時(shí)具備低功耗和小型化的優(yōu)點(diǎn).最后,該文總結(jié)了項(xiàng)目設(shè)計(jì)中使用的關(guān)鍵技術(shù),指出了設(shè)計(jì)的創(chuàng)新意義和將來的工作.

    標(biāo)簽: CPLDFPGA 單片機(jī) 程控交換機(jī)

    上傳時(shí)間: 2013-04-24

    上傳用戶:啊颯颯大師的

主站蜘蛛池模板: 莱芜市| 阿勒泰市| 凤山县| 谷城县| 连云港市| 赣州市| 荣昌县| 左贡县| 武鸣县| 沅江市| 长治市| 开阳县| 乌兰浩特市| 宁化县| 禄丰县| 乐安县| 黄浦区| 泾川县| 凤阳县| 陆河县| 沙洋县| 丰宁| 彭水| 崇明县| 龙海市| 平邑县| 公主岭市| 南丹县| 余干县| 龙游县| 涞源县| 灌云县| 读书| 萨迦县| 嘉鱼县| 瑞昌市| 蒲城县| 磐安县| 浠水县| 东乡族自治县| 中山市|