伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運算速度快,編程方便等優(yōu)點廣泛應(yīng)用與IC設(shè)計、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數(shù)據(jù)量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設(shè)計上,針對HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計方法,有效的避免了信號的反射,串?dāng)_等不良現(xiàn)象。同時在對HDMI規(guī)范和DDR2 SDRAM時序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開發(fā)平臺QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點表現(xiàn)在以下幾個方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲器件DDR2的時序規(guī)范。 2、論文搭建的整個系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅(qū)動顯示器件,區(qū)別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時間： 2013-07-28
上傳用戶：xiaoxiang
目前對數(shù)字化音頻處理的具體實現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級和在線配置不靈活等缺點。另一方面現(xiàn)有解決方案的設(shè)計主要集中于處理器芯片，而對于音頻編解碼芯片的關(guān)注度較低，而且沒有提出過從芯片層到PCB板層的完整設(shè)計思路。本文針對上述問題對數(shù)字化音頻處理平臺進(jìn)行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計工作流程，并對嵌入式音頻處理系統(tǒng)專門進(jìn)行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計思路，并將設(shè)計思路得以實現(xiàn)。完成了FPGA的設(shè)計及實現(xiàn)過程，包括：系統(tǒng)整體分析，設(shè)計流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個角度完善PCB板設(shè)計，給出了各個系統(tǒng)組成部分的詳細(xì)設(shè)計方案和硬件電路原理圖，并附有PCB圖。 3、建立了實驗和分析環(huán)境，完成了各項實驗和分析工作，主要包括：PCB板信號完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個功能模塊的實驗與分析等。實驗和分析結(jié)果論證了系統(tǒng)設(shè)計的合理性和實用性。 本文的研究與實現(xiàn)工作通過實驗和分析得到了驗證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實現(xiàn)音頻信號的數(shù)字化處理，從而可以將FPGA在數(shù)字信號處理領(lǐng)域的優(yōu)點充分發(fā)揮于音頻信號處理領(lǐng)域。
上傳時間： 2013-04-24
上傳用戶：lanwei
智能化住宅小區(qū)，是指在一定范圍內(nèi)通過有效的傳輸網(wǎng)絡(luò)，將多元住處服務(wù)、物業(yè)管理、安防以及住宅智能化等系統(tǒng)結(jié)合在一起，為該小區(qū)的服務(wù)與管理提供高技術(shù)的智能化手段。從而實現(xiàn)快捷高效的超值服務(wù)管理和安全舒適的家居環(huán)境，使業(yè)主生活得更安全、更方便。 隨著國民經(jīng)濟和科學(xué)技術(shù)水平的提高，特別是計算機技術(shù)、通信技術(shù)、網(wǎng)絡(luò)技術(shù)和控制技術(shù)的迅速發(fā)展，促進(jìn)了智能小區(qū)在我國的推廣和應(yīng)用。目前這些小區(qū)的智能化建設(shè)大多數(shù)是采用Lonworks、FF等現(xiàn)場總線技術(shù)。但是現(xiàn)場總線協(xié)議標(biāo)準(zhǔn)化程度還不成熟，且成本較高。隨著寬帶Internet進(jìn)入家庭，利用Internet來構(gòu)建智能小區(qū)已成為大勢所趨。 本文介紹了一種基于以太網(wǎng)和FPGA的嵌入式智能小區(qū)管理系統(tǒng)的組建方法。首先，以Altera的FPGA為核心，通過在外圍添加適當(dāng)?shù)拇鎯υO(shè)備和通信接口設(shè)備，構(gòu)成一個嵌入式系統(tǒng)的硬件平臺。其次，在此平臺的基礎(chǔ)上，通過在FPGA中定制Nios Ⅱ軟核處理器以及在外圍的Flash存儲器中下載uClinux操作系統(tǒng)，從而構(gòu)建出一套資源豐富的嵌入式操作系統(tǒng)。該系統(tǒng)帶有一個網(wǎng)絡(luò)功能齊全的Web服務(wù)器。最后，將此操作系統(tǒng)作為智能小區(qū)的樓宇集中器，再根據(jù)需要配置適當(dāng)?shù)牟杉骱惋@示器，就可以組建成一套功能強大的智能小區(qū)管理系統(tǒng)。它可以完成圖像抄表、定時圖像采集、實時溫度監(jiān)控、樓宇廣播、智能語音報警等功能。 這種利用當(dāng)前流行的嵌入式系統(tǒng)來組建的智能小區(qū)管理系統(tǒng)，不但實現(xiàn)簡單、功能強大；而且節(jié)約布線、成本低廉。因此具有很高的性價比，相信在未來有較大的市場潛力。 本文主要包括如下幾個部分：系統(tǒng)硬件結(jié)構(gòu)設(shè)計，包括系統(tǒng)的原理圖構(gòu)建和PCB板的繪制：系統(tǒng)核心處理器設(shè)計，包括Nios Ⅱ軟核CPU的設(shè)計方法、外圍存儲和通信器件的添加及設(shè)計方法；嵌入式操作系統(tǒng)uClinux的相關(guān)知識及移植方法：系統(tǒng)的軟件結(jié)構(gòu)設(shè)計，包括圖像采集、溫度采集、LCD顯示等CGI程序設(shè)計，以及單片機語音報警程序設(shè)計等；最后給出了調(diào)試情況以及一些試驗結(jié)果。
標(biāo)簽： FPGA 以太網(wǎng) 智能小區(qū)
上傳時間： 2013-04-24
上傳用戶：木末花開
FEKO 5.3 示例入門:FEKO 53 示例入門11．偶極子天線示例32 位于立方體前方的偶極子53 薄介質(zhì)片的RCS 計算84 介質(zhì)球的RCS 和近場計算10
上傳時間： 2013-04-24
上傳用戶：waitingfy
本文針對高速PCB板信號接地設(shè)計中存在接地噪聲及電磁輻射等問題,提出了高速PCB接地模型,并從PCB設(shè)計中布線策略的分析和去耦電容的使用等幾個方面討論了解決高速PCB板的接地噪聲和電磁輻射問題的方法。
上傳時間： 2013-04-24
上傳用戶：jingfeng0192
數(shù)字電視近年來飛速發(fā)展，它最終取代模擬電視是一個必然趨勢。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來了電子系統(tǒng)設(shè)計的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中，研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實現(xiàn)，以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景，概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù)，以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu)，并且從理論上闡述了復(fù)用器設(shè)計的關(guān)鍵技術(shù)：PSI重組和PCR調(diào)整。接著詳細(xì)說明了如何運用創(chuàng)新思路，采用獨特的硬件架構(gòu)在一片F(xiàn)PGA上實現(xiàn)整個復(fù)用器的軟件和硬件系統(tǒng)的方案，并且舉例說明了復(fù)用器硬件邏輯設(shè)計中所運用的幾個FPGA設(shè)計技巧。最后對本文進(jìn)行總結(jié)，并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計方案，將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設(shè)計技巧運用于復(fù)用器的硬件邏輯設(shè)計中。整個設(shè)計方案不但簡化了系統(tǒng)設(shè)計，而且實現(xiàn)了穩(wěn)定，高速，低成本，可擴展性強的復(fù)用器系統(tǒng)。
上傳時間： 2013-06-02
上傳用戶：gtzj
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號處理的特點做了特定設(shè)計，集成了存儲器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實現(xiàn)特定的信號處理算法，如FFT、FIR等算法，為電子設(shè)計工程師提供了新的選擇。實時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實現(xiàn)簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運行算法結(jié)構(gòu)復(fù)雜，乘加運算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計圖。并對電路板進(jìn)行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實驗與經(jīng)濟效果。（3）充分利用FPGA的設(shè)計開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實現(xiàn)，并給出了詳細(xì)的實現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗調(diào)試，達(dá)到要求。（4）研究了PCI接口通訊的實現(xiàn)方式，選用PCI9054芯片實現(xiàn)通訊，完成PCI接口電路設(shè)計，經(jīng)過調(diào)試，實現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲器的擴展、時鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計。
標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理
上傳時間： 2013-07-16
上傳用戶：xiaowei314
隨著科學(xué)技術(shù)的進(jìn)步，電腦互聯(lián)網(wǎng)的普及，傳統(tǒng)糧倉人工監(jiān)控的方式正在被更加方便和高精確度的檢測控制系統(tǒng)所替代。在單機局部檢測控制的基礎(chǔ)上，利用互聯(lián)網(wǎng)技術(shù)將整個糧倉測控系統(tǒng)集成在一起，通過網(wǎng)頁訪問方式，糧倉管理人員能夠更快更好地了解糧倉具體環(huán)境指標(biāo)，各項溫濕度，氣體含量并通過控制電機等方式對環(huán)境各參數(shù)進(jìn)行控制。 本文提出并設(shè)計了一套以ARM嵌入式開發(fā)板為核心的現(xiàn)代糧情測控系統(tǒng)。嵌入式糧情測控系統(tǒng)在傳感器采集到信號，進(jìn)行處理后，將數(shù)據(jù)顯示在網(wǎng)頁和嵌入式開發(fā)板液晶屏上，通過TCP/IP協(xié)議，使用IE瀏覽器就可以在線查看實時數(shù)據(jù)，并且可以保存和打印數(shù)據(jù)，另外還可以通過網(wǎng)頁控制電機等設(shè)備工作。該系統(tǒng)硬件平臺使用ARM9微處理器S3C2410，以核心板和底板的方式組成，可以采集多路模擬和數(shù)字信號；支持標(biāo)準(zhǔn)RS232接口和USB通信接口；采用液晶顯示屏和觸摸屏的人機交互接口，為操作人員提供了良好的監(jiān)控界面；軟件系統(tǒng)使用嵌入式Linux操作系統(tǒng)，通過交叉編譯模式，使用C語言編寫移植傳感器驅(qū)動和電機控制程序，使用Boa嵌入式WEB服務(wù)器和SQLite數(shù)據(jù)庫搭建遠(yuǎn)程監(jiān)控系統(tǒng)，使用MiniGUI圖形軟件系統(tǒng)編寫了終端界面程序，完成了人機交互界面的設(shè)計。 本文第一章綜合介紹了課題研究背景及嵌入式糧情測控系統(tǒng)的設(shè)計方案。第二章概述了嵌入式糧情測控系統(tǒng)的設(shè)計，包括嵌入式系統(tǒng)的特點及其軟硬件組成部分，以及系統(tǒng)設(shè)計中選用的各種傳感器及電機驅(qū)動器等。第三章詳細(xì)闡述了嵌入式糧情測控系統(tǒng)的實現(xiàn)，包括嵌入式系統(tǒng)軟件開發(fā)流程，傳感器和電機的驅(qū)動及控制程序，以及嵌入式WEB遠(yuǎn)程監(jiān)控系統(tǒng)的設(shè)計實現(xiàn)。第四章介紹了MiniGUI軟件界面的設(shè)計以及應(yīng)用程序的設(shè)計。 論文最后對本課題的完成情況做了總結(jié)和評價，并且為本課題的發(fā)展提出了建議。
標(biāo)簽： ARMLinuz 嵌入式 測控系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：龍飛艇
X射線衍射儀目前被廣泛應(yīng)用于冶金、石油、化工、科研、航空航天、教學(xué)、材料生產(chǎn)等諸多領(lǐng)域。而X射線管是X衍射儀的關(guān)鍵部件之一，X射線被激發(fā)時會產(chǎn)生兩種譜線：特征譜線和連續(xù)譜線。X射線管的工作狀態(tài)決定能否產(chǎn)生符合實驗要求的X射線特征譜線和連續(xù)譜線，這就要求我們對X射線管的工作狀態(tài)進(jìn)行精確控制。 本文根據(jù)X射線管工作狀態(tài)和衍射儀相關(guān)功能的要求，提出了基于ARM和uCOS-Ⅱ的衍射儀高壓控制系統(tǒng)的設(shè)計方案，并在分析和研究的基礎(chǔ)上，實現(xiàn)并驗證了該方案。該系統(tǒng)以ARM為主控制芯片，結(jié)合CPLD芯片，完成對X射線管工作狀態(tài)的控制和其它相關(guān)功能的控制。由于多任務(wù)的需要，在ARM的基礎(chǔ)上引入了嵌入式操作系統(tǒng)uCOS-Ⅱ。具體的，本文完成了相應(yīng)原理圖和印刷電路板的設(shè)計。在ARM7芯片LPC2378上，完成了嵌入式操作系統(tǒng)uCOS-II的移植；在uCOS-II操作系統(tǒng)上，通過對ARM芯片編程，實現(xiàn)了對X射線管的工作狀態(tài)進(jìn)行精確控制，以及光閘、水循環(huán)等相關(guān)功能的控制。 上述系統(tǒng)已通過實際的安裝調(diào)試。測試結(jié)果表明，該系統(tǒng)能夠滿足設(shè)計要求，實現(xiàn)全部的預(yù)期功能，可完成對X射線管的工作狀態(tài)的精確控制，和衍射儀相關(guān)功能的控制。
上傳時間： 2013-04-24
上傳用戶：BK094
本文著重于圖像壓縮傳輸技術(shù)的研究和硬件平臺的的制作。首先對視頻壓縮技術(shù)的背景及主要壓縮標(biāo)準(zhǔn)及其目前圖像處理ASIC芯片市場作一個簡單的回顧和分析，然后對目前比較流行的圖像壓縮和傳輸硬件平臺方案作一些分析和比較，選擇了一種DSP+ARM架構(gòu)的圖像處理及傳輸模式，設(shè)計擬采用JPEG靜態(tài)圖像壓縮標(biāo)準(zhǔn)對單幅畫面實現(xiàn)壓縮，并通過DSP的HPI口把壓縮后的圖片傳輸至ARM處理器，通過ARM去實現(xiàn)圖像的存儲傳輸。 在硬件平臺的具體實現(xiàn)上，以TI的TMS320VC5402實現(xiàn)單幅靜態(tài)圖像的壓縮，ALTER公司的EPMT064S實現(xiàn)VC5402擴展存儲器的邏輯控制，通過VC5402的HPI接口實現(xiàn)與具有ARM920T內(nèi)核的S3C2410通信。在硬件平臺的制作上，選擇了國際流行的0rCAD+PowerPCB作為其原理圖和PCB板的制作工具。在軟件開發(fā)平臺上，選擇了以LINUX作為系統(tǒng)操作平臺。成本低、系統(tǒng)靈活、能基本滿足靜態(tài)圖像壓縮傳輸嵌入式開發(fā)平臺。 實驗初步結(jié)果表明該系統(tǒng)架構(gòu)設(shè)計可行，為以后圖像壓縮傳輸技術(shù)的進(jìn)一步研究打下了良好的基礎(chǔ)。
標(biāo)簽： ARMDSP 圖像壓縮 傳輸 系統(tǒng)設(shè)計
上傳時間： 2013-07-14
上傳用戶：hongmo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
