USB(UniversalSerialBus，通用串行總線)是當(dāng)今消費(fèi)電子產(chǎn)品和儀器設(shè)備中應(yīng)用最廣的接口協(xié)議之一，然而目前國內(nèi)的USB芯片只有極少數(shù)幾款，產(chǎn)品研究善處于起步階段，絕大部分產(chǎn)品主要由國外的IC設(shè)計芯片廠商如Cypress、NEC等一些國際著名公司提供。因而，如果能夠自主開發(fā)設(shè)計USB芯片以替代國外同類產(chǎn)品，將會有很好的市場前景和利潤空間。 本論文課題是針對基于FPGA(FieldProgrammableGateArray，現(xiàn)場可編程門陣列器件)的數(shù)字電子產(chǎn)品應(yīng)用設(shè)計一種實(shí)際可復(fù)用的USB接口引擎軟核。該軟核主要是用于處理USB標(biāo)準(zhǔn)協(xié)議包的通信處理，通過外接MCU(MultipointControlUnit，微控制器)就可以實(shí)現(xiàn)完整的USB接口通訊功能。它的功能相當(dāng)于一些USB引擎的專用芯片如：Philips的PDIUSBD12等，其優(yōu)點(diǎn)是結(jié)構(gòu)簡單、靈活性高、復(fù)用設(shè)計方便。 功能仿真和綜合測試結(jié)果顯示本論文所設(shè)計的接口引擎軟核符合設(shè)計要求，并且軟核的性能和市場上同類產(chǎn)品基本一致。本論文的創(chuàng)新之處在于：1、從可配置性角度出發(fā)設(shè)計了低速、全速、高速三種可選模式；2、支持最多31個可配置端點(diǎn)；3、采用了可綜合、可移植的RTL(RegisterTransferLevel，寄存器傳輸級)代碼設(shè)計規(guī)則，同時也開發(fā)了可綜合的驗(yàn)證測試代碼；4、完全由硬件實(shí)現(xiàn)USB通信功能。
上傳時間： 2013-07-18
上傳用戶：JasonC
頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應(yīng)用于無線電、電視、雷達(dá)及通信等領(lǐng)域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構(gòu)成，電路復(fù)雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設(shè)計的方法，針對可編程邏輯器件的特點(diǎn)，對硬件實(shí)現(xiàn)方法進(jìn)行了探索。 本文對三大關(guān)鍵技術(shù)進(jìn)行了深入研究： 第一，由掃頻信號發(fā)生器的設(shè)計出發(fā)，對直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了系統(tǒng)的理論研究，并改進(jìn)了ROM壓縮方法，在提高壓縮比的同時，改進(jìn)了DDS系統(tǒng)的雜散度，并且利用該方法實(shí)現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號發(fā)生器。 第二，為了提高系統(tǒng)時鐘的工作頻率，對流水線算法進(jìn)行了深入的研究，并針對累加器的特點(diǎn)，進(jìn)行了一系列的改進(jìn)，使系統(tǒng)能在100MHz的頻率下正常工作。 第三，從系統(tǒng)頻率特性測試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學(xué)運(yùn)算的速度，從而提出了一種實(shí)現(xiàn)多位BCD碼除法運(yùn)算的方法—高速串行BCD碼除法；隨后，又將流水線技術(shù)應(yīng)用于該算法，對該方法進(jìn)行改進(jìn)，完成了基于流水線技術(shù)的BCD碼除法運(yùn)算的設(shè)計，并用此方法實(shí)現(xiàn)了頻率特性的測試。 在研究以上理論方法的基礎(chǔ)上，以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實(shí)現(xiàn)載體，提出了基于單片機(jī)和FPGA體系結(jié)構(gòu)的集成化設(shè)計方案；以VerilogHDL為設(shè)計語言，實(shí)現(xiàn)了頻率特性測試儀主要部分的設(shè)計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務(wù)，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。 本文首先對相關(guān)的概念理論進(jìn)行了介紹，包括DDS原理、流水線技術(shù)等，進(jìn)而提出了系統(tǒng)的總體設(shè)計方案，包括設(shè)計工具、語言和實(shí)現(xiàn)載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細(xì)地闡述了兩個主要模塊的設(shè)計，并給出了實(shí)現(xiàn)方式。
上傳時間： 2013-06-08
上傳用戶：xiangwuy
根據(jù)雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘柛咚偬幚淼囊螅芯咳藛T正尋求新的高速的數(shù)字信號處理實(shí)現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。 本文對單片F(xiàn)PGA的雷達(dá)處理機(jī)實(shí)現(xiàn)進(jìn)行了研究。文章根據(jù)線性調(diào)頻信號脈沖壓縮理論，選擇合適的加窗函數(shù)，對線性調(diào)頻信號進(jìn)行脈沖壓縮，得出仿真結(jié)果；完成了雷達(dá)信號處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實(shí)現(xiàn)32階濾波器，進(jìn)行了脈沖壓縮處理。
上傳時間： 2013-04-24
上傳用戶：suonidaoke
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究，包括從模型建立、算法仿真、各個模塊的RTL級設(shè)計及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門面積不超過1萬門，完全可應(yīng)用于SOC設(shè)計中。 本文重點(diǎn)對嵌入式USB器件端處理器的FPGA實(shí)現(xiàn)作了研究。為了準(zhǔn)確測試本處理器的運(yùn)行情況，本文應(yīng)用串口傳遞測試數(shù)據(jù)入FPGA開發(fā)板，測試模塊讀入測試數(shù)據(jù)，發(fā)送入PC機(jī)的主機(jī)端。通過NI-VISA充當(dāng)軟件端，檢驗(yàn)測試數(shù)據(jù)的正確。
上傳時間： 2013-07-24
上傳用戶：1079836864
逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)模混合電路過渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設(shè)計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實(shí)現(xiàn)技術(shù)的研究越來越受到關(guān)注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實(shí)現(xiàn)技術(shù)，依次對專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設(shè)計及優(yōu)化，流水線操作和并行化，芯片運(yùn)行穩(wěn)定性等問題進(jìn)行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時間和離散時間的數(shù)學(xué)模型，以及基于極點(diǎn)配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計過程，同時給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動、靜態(tài)性能，并且具有自動限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標(biāo)的基礎(chǔ)上，制定了FPGA目標(biāo)器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關(guān)的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計的設(shè)計方法學(xué)，詳細(xì)介紹了基于FPGA的ASIC設(shè)計流程，概要介紹了僅使用QuartusII的開發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開發(fā)流程。在此基礎(chǔ)上，進(jìn)行了芯片系統(tǒng)功能劃分，針對：DDS標(biāo)準(zhǔn)正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設(shè)計。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎(chǔ)，設(shè)計了一種應(yīng)用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實(shí)現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設(shè)計優(yōu)化問題，并針對逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜，不利于直接采用流水線技術(shù)進(jìn)行設(shè)計的特點(diǎn)，提出一種全新的“分層多級流水線”設(shè)計技術(shù)，有效地解決了復(fù)雜控制系統(tǒng)的流水線優(yōu)化設(shè)計問題。本文最后對芯片運(yùn)行穩(wěn)定性等問題進(jìn)行了初步研究。指出了設(shè)計中的“競爭冒險”和飽受困擾之苦的“亞穩(wěn)態(tài)”問題，分析了產(chǎn)生機(jī)理，并給出了常用的解決措施。
上傳時間： 2013-05-28
上傳用戶：ice_qi
數(shù)字濾波作為數(shù)字信號處理技術(shù)的重要組成部分，廣泛應(yīng)用于諸如信號分離、恢復(fù)、整形等多種場合中，本文討論的FIR濾波器因其具有嚴(yán)格的線性相位特性而得到廣泛的應(yīng)用。在工程實(shí)踐中，往往要求信號處理具有實(shí)時性和靈活性,但目前常用的一些軟件或硬件實(shí)現(xiàn)方法則難以同時達(dá)到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應(yīng)工程實(shí)際的數(shù)字濾波器的設(shè)計方法： (2)對分布式算法進(jìn)行了較為深入的研究。在闡述算法原理的基礎(chǔ)上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運(yùn)算的方法，從而解決了常系數(shù)乘法運(yùn)算硬件實(shí)現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實(shí)現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設(shè)計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設(shè)計； (4)設(shè)計參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進(jìn)行了實(shí)際濾波效果的測試。 實(shí)驗(yàn)系統(tǒng)的測試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實(shí)時性、準(zhǔn)確性、靈活性和實(shí)用性。
標(biāo)簽： FPGA 沖激響應(yīng) 數(shù)字濾波器
上傳時間： 2013-07-13
上傳用戶：皇族傳媒
Turbo碼是一類并行級聯(lián)的系統(tǒng)卷積碼，它是在綜合級聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過對編碼器結(jié)構(gòu)的巧妙設(shè)計，多個子碼通過交織器隔離進(jìn)行并行級聯(lián)編碼輸出，增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯能力。計算機(jī)仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強(qiáng)的抗衰落、抗干擾能力，當(dāng)交織長度足夠長時，其糾錯性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn)，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計的理想選擇。 本論文以東南大學(xué)移動通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測譯碼迭代的特點(diǎn)，完成了采用滑動窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計。整個譯碼器模塊的設(shè)計采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：shanml
07電子設(shè)計大賽論文 2007年全國電子設(shè)計大賽論文（A~J題）
標(biāo)簽： 2007 全國電子 設(shè)計大賽 論文
上傳時間： 2013-05-26
上傳用戶：qoovoop
隨著電子技術(shù)的不斷發(fā)展，各種智能核儀器逐步走向自動化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對傳統(tǒng)的多道脈沖幅度分析器體積大，人機(jī)交互不友好，不方便現(xiàn)場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補(bǔ)了這一缺點(diǎn)。 隨著電子技術(shù)的發(fā)展，以ARM為核的處理器技術(shù)的應(yīng)用領(lǐng)域不斷擴(kuò)大，相比較單片機(jī)而言，它的主頻高、運(yùn)算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點(diǎn)正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設(shè)資源，這樣就簡化了外設(shè)電路及芯片的使用，降低了功耗并增強(qiáng)了產(chǎn)品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務(wù)的管理和并行的處理，甚至硬實(shí)時功能的實(shí)現(xiàn)提供了前提。而且在ARM平臺使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢。智能化要求系統(tǒng)的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來實(shí)現(xiàn)相應(yīng)的控制邏輯，兩者的結(jié)合才能真正的實(shí)現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復(fù)雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實(shí)現(xiàn)控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實(shí)現(xiàn)，如閾值設(shè)定、自動穩(wěn)譜以及多道數(shù)據(jù)采集，在節(jié)省了元件的數(shù)目和電路板的尺寸的同時仍能保持系統(tǒng)的智能化程度。 Linux內(nèi)核精簡而高效，可修改性強(qiáng)，支持多種體系結(jié)構(gòu)的處理器等，使得它是一個非常適合于嵌入式開發(fā)和應(yīng)用的操作系統(tǒng)。嵌入式Linux可以運(yùn)行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結(jié)構(gòu)。目前在世界范圍內(nèi)，ARM體系結(jié)構(gòu)的SOC逐漸占領(lǐng)32位嵌入式微處理器市場，ARM處理器及技術(shù)的應(yīng)用幾乎已經(jīng)深入到各個領(lǐng)域，例如：工業(yè)控制，無線通訊，網(wǎng)絡(luò)，消費(fèi)類電子，成像等。 本課題采用三星公司生產(chǎn)的ARM(Advanced RISC Machines，先進(jìn)精簡指令集機(jī)器)芯片S3C2410A設(shè)計并研制了一種便攜式的核數(shù)據(jù)采集系統(tǒng)設(shè)計方案。利用ARM芯片豐富的外設(shè)資源對傳統(tǒng)的多道脈沖幅度分析器進(jìn)行改進(jìn)和簡化。系統(tǒng)由前端探測器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網(wǎng)絡(luò)傳輸模塊等多個模塊組成。本設(shè)計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統(tǒng)來進(jìn)行任務(wù)的調(diào)度和處理等。 電路板核心板部分設(shè)計采用6層PCB板結(jié)構(gòu)，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數(shù)據(jù)采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉(zhuǎn)換直接使用了S3C2410內(nèi)置的ADC(Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)，在2.5 MHz的轉(zhuǎn)換時鐘下最大轉(zhuǎn)換速度500 KSPS(Kilo-Samples per second,千采樣點(diǎn)每秒)，滿足了系統(tǒng)最低轉(zhuǎn)換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數(shù)碼卡)卡存儲容量大、攜帶方便、成本低等優(yōu)點(diǎn)，所以設(shè)計中采用其作為外部的數(shù)據(jù)存儲設(shè)備,其驅(qū)動部分采用SD卡軟件包，為開發(fā)帶來了方便。本設(shè)計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機(jī)交互的顯示部分，并且通過Qt/Embedded為系統(tǒng)提供圖形用戶界面的應(yīng)用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設(shè)置部分，這樣方便了用戶操作。系統(tǒng)的數(shù)據(jù)存取方面是基于SQLite嵌入式小型數(shù)據(jù)庫而進(jìn)行的。為了方便數(shù)據(jù)向上位機(jī)的傳輸，系統(tǒng)設(shè)計中采用XML(Extensible Markup Language，可擴(kuò)展標(biāo)記語言)格式來組織傳輸?shù)臄?shù)據(jù)，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來進(jìn)行與上位機(jī)或PC(Personal Computer,個人計算機(jī)或桌面機(jī))等的連接和數(shù)據(jù)傳輸。
標(biāo)簽： ARMLinux 多道 分析器 脈沖幅度
上傳時間： 2013-04-24
上傳用戶：tzl1975
MAX31782可以直接連接至多達(dá)六個遠(yuǎn)端熱二極管，這些二極管通常集成在CPU、FPGA和ASIC IC中。利用片內(nèi)主機(jī)I2C接口， 可以采用外部數(shù)字溫度IC (如Maxim的高精度DS7505)監(jiān)測更多的溫度點(diǎn)。MAX31782根據(jù)獲取的溫度信息控制多達(dá)六個降溫風(fēng) 扇，每個風(fēng)扇具有獨(dú)立的16位PWM輸出和定時器/轉(zhuǎn)速計輸入。器件可構(gòu)建完備的多風(fēng)扇閉環(huán)控制系統(tǒng)，以最低的風(fēng)扇能耗實(shí) 現(xiàn)精確的區(qū)域降溫。
標(biāo)簽： MAXIM
上傳時間： 2013-04-24
上傳用戶：lrx1992
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
