]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I／\r\nO(輸入／輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I／O接口相比，與單片機(jī)軟件完全兼容，\r\n同時(shí)擁有速度快，功耗低，價(jià)格便宜，使用靈活等特點(diǎn)
標(biāo)簽： CPLD 如何利用 單片機(jī) 并行
上傳時(shí)間： 2013-08-14
上傳用戶：xa_lgy
:針對(duì)現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)。
標(biāo)簽： FPGA 雙向端口
上傳時(shí)間： 2013-08-17
上傳用戶：xiaoyunyun
一種基于CPLD和PC I總線的視頻采集卡的設(shè)計(jì)方案
標(biāo)簽： CPLD 總線 卡的設(shè)計(jì) 視頻采集
上傳時(shí)間： 2013-08-24
上傳用戶：123啊
采用按時(shí)間抽選的基4原位算法和坐標(biāo)旋轉(zhuǎn)數(shù)字式計(jì)算機(jī)（CORDIC）算法實(shí)現(xiàn)了一個(gè)FFT實(shí)時(shí)譜分析系統(tǒng)。整個(gè)設(shè)計(jì)采用流水線工作方式，保證了系統(tǒng)的速度，避免了瓶勁的出現(xiàn)；整個(gè)系統(tǒng)采用FPGA實(shí)現(xiàn)，實(shí)驗(yàn)表明，該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專用FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，可以廣泛地應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域。
標(biāo)簽： CORDIC FFT 算法 旋轉(zhuǎn)
上傳時(shí)間： 2013-09-01
上傳用戶：731140412
采用Verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來
標(biāo)簽： Verilog FPGA 語言 控制
上傳用戶：喵米米米
基于FPGA測(cè)控系統(tǒng)研究論文，內(nèi)容相當(dāng)不錯(cuò)，解壓后格式為nh用CAJViewer打開
標(biāo)簽： FPGA 測(cè)控 系統(tǒng)研究 論文
上傳用戶：蔣清華嗯
VERILOG HDL 實(shí)際工控項(xiàng)目源碼\r\n開發(fā)工具 altera quartus2
標(biāo)簽： VERILOG HDL 工控 項(xiàng)目
上傳時(shí)間： 2013-09-05
上傳用戶：youmo81
Protel99畫的一款四層工控板內(nèi)容詳細(xì)，使用方便
標(biāo)簽： Protel 99 工控板
上傳時(shí)間： 2013-09-13
上傳用戶：1397412112
壓控振蕩器（可編程時(shí)鐘振蕩器）
標(biāo)簽： 壓控振蕩器 可編程時(shí)鐘 振蕩器
上傳時(shí)間： 2013-10-30
上傳用戶：cmc_68289287
基于USB6008的多功能數(shù)據(jù)測(cè)控系統(tǒng)
標(biāo)簽： 6008 USB 多功能 數(shù)據(jù)測(cè)控
上傳時(shí)間： 2013-10-23
上傳用戶：lijianyu172
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
