亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

問卷調(diào)查

  • 卷積碼在CDMA2000中的應用及其譯碼器FPGA實現(xiàn)

    數(shù)字信息在有噪聲的信道中傳輸時,受到噪聲的影響,誤碼總是不可避免的。根據(jù)香農(nóng)信息理論,只要使Es/N0足夠大,就可以達到任意小的誤碼率。采用差錯控制編碼,即信道編碼技術(shù),可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實現(xiàn)最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛,被ITU選入第三代移動通信系統(tǒng),作為包括WCDMA,CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標準方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu),對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進行了分析,并基于MATLAB平臺做了相應的譯碼性能仿真。我們設(shè)計了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計上具有以下創(chuàng)新之處:(1)采用通用碼表結(jié)構(gòu),支持可變碼率;幀控制模塊和頻率控制器模塊的設(shè)計中采用計數(shù)器、定時器等器件實現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想,利用四個ACS模塊并行運行,加快數(shù)據(jù)處理速度;在ACS模塊中,將路徑度量值存貯器的存儲結(jié)構(gòu)進行優(yōu)化,防止數(shù)據(jù)讀寫的阻塞,縮短存儲器讀寫時間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出,提出了保護處理策略。我們還將設(shè)計結(jié)果在APEXEP20K30E芯片上進行了硬件實現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力,可以運行于40MHZ系統(tǒng)時鐘下,內(nèi)部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強的通用性和高速性,可以方便地應用于CDMA2000移動通信系統(tǒng)。

    標簽: CDMA 2000 FPGA 卷積碼

    上傳時間: 2013-06-24

    上傳用戶:lingduhanya

  • 基于FPGA的卷積編碼和維特比譯碼

    在數(shù)字通信中,采用差錯控制技術(shù)(糾錯碼)是提高信號傳輸可靠性的有效手段,并發(fā)揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下,卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu);而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu),還利用了信道的統(tǒng)計特性,能充分發(fā)揮卷積碼的特點,使譯碼錯誤概率達到很小。 卷積碼譯碼器的設(shè)計是由高性能的復雜譯碼器開始的,對于概率譯碼最初的序列譯碼,隨著譯碼約束長度的增加,其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化,對不太長的約束長度,維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時,Viterbi譯碼算法效率很高,速度很快,譯碼器也較簡單。 目前,卷積碼在數(shù)傳系統(tǒng),尤其是在衛(wèi)星通信、移動通信等領(lǐng)域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設(shè)計原理及其FPGA實現(xiàn)方案進行了研究。同時,將交織和解交織技術(shù)應用于編碼和解碼的過程中。 首先,簡要介紹了卷積碼的基礎(chǔ)知識和維特比譯碼算法的基本原理,并對硬判決譯碼和軟判決譯碼方法進行了比較。其次,討論了交織和解交織技術(shù)及其在糾錯碼中的應用。然后,介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ,包括數(shù)字系統(tǒng)的設(shè)計方法和設(shè)計規(guī)則。再有,對基于FPGA的維特比譯碼器各個模塊和相應算法實現(xiàn)、優(yōu)化進行了研究。最后,在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真,并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明,系統(tǒng)的誤碼率達到了設(shè)計要求,從而驗證了譯碼器設(shè)計的可靠性,所設(shè)計基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱龊稀?/p>

    標簽: FPGA 卷積 編碼 譯碼

    上傳時間: 2013-04-24

    上傳用戶:zhenyushaw

  • OpenCV函數(shù)速查手冊

    這是OpenCV最新的參數(shù)速查手冊,與以往手冊不同的是,該版本中增加了對GPU處理函數(shù)的使用說明

    標簽: OpenCV 函數(shù) 速查手冊

    上傳時間: 2013-07-10

    上傳用戶:julin2009

  • 卷積編碼和維特比譯碼的FPGA實現(xiàn)

    由于其很強的糾錯性能和適合硬件實現(xiàn)的編譯碼算法,卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展,衛(wèi)星有效載荷種類的增多和分辨率的不斷提高,信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結(jié)合在研項目,在編譯碼算法、編譯碼器的設(shè)計與實現(xiàn)、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究,并進一步介紹了使用VHDL語言和原理圖混合輸入的方式,實現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程;然后將設(shè)計下載到XILINX的Virtex2 FPGA內(nèi)部進行功能和時序確認,最終在整個數(shù)據(jù)傳輸系統(tǒng)中測試其性能。本文所實現(xiàn)的維特比譯碼器速率達160Mbps,遠遠高于目前國內(nèi)此領(lǐng)域內(nèi)的相關(guān)產(chǎn)品速率。 首先,論文具體介紹了卷積編碼和維特比譯碼的算法,研究卷積碼的各種參數(shù)(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響;針對項目需求,確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。 其次,論文介紹了編解碼器的軟、硬件設(shè)計和調(diào)試一根據(jù)已知條件,使用VHDL語言和原理圖混合輸入的方式設(shè)計卷積編碼和維特比譯碼的源代碼和原理圖,分別采用功能和電路級仿真,確定卷積編碼和維特比譯碼分別需要占用的資源,考慮卷積編碼器和維特比譯碼器的具體設(shè)計問題,包括編譯碼的基本結(jié)構(gòu),各個模塊的功能及實現(xiàn)策略,編譯碼器的時序、邏輯綜合等;根據(jù)軟件仿真結(jié)果,分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設(shè)計。利用卷積碼本身的特點,結(jié)合FPGA內(nèi)部結(jié)構(gòu),采用并行卷積編碼和譯碼運算,設(shè)計出高速編譯碼器;對軟、硬件分別進行驗證和調(diào)試,并將驗證后的軟件下載到FPGA進行電路級調(diào)試。 最后,論文討論了卷積編碼和維特比譯碼的性能:利用已有的測試設(shè)備在整個數(shù)據(jù)傳輸系統(tǒng)中測試其性能(與沒有采用糾錯編碼的數(shù)傳系統(tǒng)進行比對);在信道中加入高斯白噪聲,模擬高斯信道,進行誤碼率和信噪比測試。

    標簽: FPGA 卷積 編碼 譯碼

    上傳時間: 2013-04-24

    上傳用戶:mingaili888

  • RS與卷積級聯(lián)的編解碼FPGA實現(xiàn)

    數(shù)字通信系統(tǒng)中,信道受到多種類型噪聲的影響,信息在傳輸過程中會出現(xiàn)錯誤。為提高系統(tǒng)傳輸?shù)目煽啃?,除了擴展帶寬、增加發(fā)射功率和降低系統(tǒng)噪聲等方法外,糾錯編碼也是常用技術(shù)。在編碼過程中,卷積碼充分利用了各組之間...

    標簽: FPGA 卷積 級聯(lián) 編解碼

    上傳時間: 2013-06-27

    上傳用戶:xuanchangri

  • 基于VHDL語言的卷積碼編解碼器的設(shè)計

    本文在闡述卷積碼編解碼器基本工作原理的基礎(chǔ)上,提出了在MAX+PlusⅡ開發(fā)平臺上基于VHDL語言設(shè)計(2,1,6)卷積碼編解碼器的方法。

    標簽: VHDL 語言 卷積碼 編解碼器

    上傳時間: 2013-06-16

    上傳用戶:zfh920401

  • 卷積Turbo碼編譯碼器FPGA實現(xiàn)

    卷積Turbo碼因其優(yōu)異的糾錯性能越來越受人門的關(guān)注,而編碼器和譯碼器是編碼理論實際應用的重點和難點。論文根據(jù)IEEE802.16e標準,以低時延、高吞吐量、支持高時鐘頻率、參數(shù)可配置為目標,對卷積Turbo碼編碼器和譯碼器的FPG...

    標簽: Turbo FPGA 卷積 編譯碼器

    上傳時間: 2013-05-19

    上傳用戶:cuibaigao

  • 中國模具設(shè)計大典 第1卷 現(xiàn)代模具設(shè)計基礎(chǔ) 1106頁 25.0M.pdf

    資料->【F】機械結(jié)構(gòu)->【F1】機械叢書->中國模具設(shè)計大典 (共5卷)->中國模具設(shè)計大典 第1卷 現(xiàn)代模具設(shè)計基礎(chǔ) 1106頁 25.0M.pdf

    標簽: 1106 25.0 模具設(shè)計

    上傳時間: 2013-06-18

    上傳用戶:ukuk

  • (10)檢測、控制與儀器儀表卷 第10篇 儀器儀表特種工藝.rar

    資料->【F】機械結(jié)構(gòu)->【F1】機械叢書->機械工程手冊(第二版) (共10卷)[pdg]->(10)檢測、控制與儀器儀表卷 第10篇 儀器儀表特種工藝.rar

    標簽: 儀器儀表 檢測 控制

    上傳時間: 2013-07-08

    上傳用戶:ZJX5201314

  • 機械設(shè)計手冊(第五版)第3卷.pdf

    資料->【F】機械結(jié)構(gòu)->【F1】機械叢書->機械設(shè)計手冊(第五版)化學工業(yè)出版社->機械設(shè)計手冊(第五版)第3卷.pdf

    標簽: 機械設(shè)計手冊

    上傳時間: 2013-07-03

    上傳用戶:陽光少年2016

主站蜘蛛池模板: 娱乐| 启东市| 阜南县| 包头市| 廊坊市| 玛多县| 缙云县| 日照市| 醴陵市| 大理市| 剑阁县| 会同县| 修水县| 裕民县| 恩施市| 朔州市| 舒城县| 高碑店市| 昭平县| 乌苏市| 竹北市| SHOW| 河北区| 香港| 鹤山市| 疏附县| 阿鲁科尔沁旗| 唐山市| 临朐县| 富源县| 垫江县| 抚远县| 吐鲁番市| 兴城市| 罗城| 根河市| 东丰县| 馆陶县| 永吉县| 碌曲县| 西充县|