變電站電壓無功綜合控制是通過自動調(diào)節(jié)有載變壓器的分接頭和投切并聯(lián)補償電容器組來實現(xiàn)的，它是確保電壓質(zhì)量和無功平衡、提高供電網(wǎng)可靠性和經(jīng)濟性的重要措施。采用九區(qū)圖控制策略的電壓無功綜合控制，實際運行時存在著頻繁調(diào)節(jié)變壓器分接頭和投切電容器組的缺陷，甚至可能會出現(xiàn)震蕩現(xiàn)象。 本文針對上述不足，根據(jù)有功功率和無功功率的負荷預測曲線，以降損收益最大為適配值函數(shù)，以電壓約束、電氣極限約束和控制約束為約束條件，提出了一種改進的禁忌搜索算法。引入最低收益閾值來限制調(diào)節(jié)次數(shù)的增加，在此基礎(chǔ)上建議了一種確定最佳調(diào)整次數(shù)的方法。還建議了一種有約束線性最小二乘算法，基于變電站內(nèi)的量測數(shù)據(jù)以及變壓器的參數(shù)來估計系統(tǒng)電壓和系統(tǒng)阻抗參數(shù)。算例結(jié)果表明建議的方法是可行的，并且具有可以有效地減少調(diào)節(jié)次數(shù)的特點。基于ARM的LPC2292微控制器和嵌入式實時操作系統(tǒng)(μC/OS-II)，采用ADS1.2開發(fā)工具進行編程，實現(xiàn)了變電站內(nèi)電壓無功綜合控制功能。軟件模塊開發(fā)主要包括：嵌入式實時操作系統(tǒng)(μC/OS-II)和圖形用戶界面GUI移植，數(shù)據(jù)讀取任務，數(shù)據(jù)處理任務，電壓無功控制任務，基于GPRS/CDMA的通訊任務、鍵盤掃描和液晶顯示任務等。采用信號發(fā)生器產(chǎn)生電能信號，采用繼電器的動作模擬變壓器分接頭檔位的調(diào)節(jié)和電容器組的投切，構(gòu)建了一個變電站內(nèi)的電壓無功控制模擬測試臺，對提出的設(shè)計方案進行了全面的功能測試，測試結(jié)果表明提出的設(shè)計方案是可行的。
上傳時間： 2013-04-24
上傳用戶：pinksun9
汽車儀表是駕駛員獲取汽車狀態(tài)信息的關(guān)鍵設(shè)備，對汽車的安全行駛起著重要的作用。近年來，隨著計算機、微電子和各種現(xiàn)場總線通信技術(shù)的廣泛應用，汽車電子技術(shù)得到了迅猛的發(fā)展，汽車儀表盤上顯示的信息不斷增加，傳統(tǒng)的機械式、電氣式組合儀表越來越無法滿足使用的需求。特別是隨著汽車GPS導航、自動駕駛等新技術(shù)的日趨成熟，汽車儀表成為集顯示、控制、通訊、娛樂為一體的汽車綜合信息顯示中心已經(jīng)指日可待。 本文提出并設(shè)計了一種以ARM器件為CPU，以嵌入式Linux為操作系統(tǒng)的車載儀表盤系統(tǒng)。該儀表盤以嵌入式微處理器為核心，對汽車的各種信息狀態(tài)，如電池電壓、車速等參數(shù)進行采集、處理、顯示和報警提示，駕駛員根據(jù)報警提示的結(jié)果進行相應的處理，以使汽車安全正常行駛。儀表盤本身作為汽車CAN總線的一個節(jié)點，支持CAN通信，可以接收來自其它CAN節(jié)點的信息并顯示，也可以發(fā)送控制信息至其它CAN節(jié)點。該儀表盤在外型上不同于傳統(tǒng)的汽車儀表，其顯示端使用一個LCD顯示屏代替原有的顯示設(shè)備，汽車運行的所有狀態(tài)信息都在該屏上顯示，但為延續(xù)傳統(tǒng)的操作習慣，將原來的車速、發(fā)動機轉(zhuǎn)速等用指針顯示的信息在顯示屏上以模擬表的形式顯示。并對越限工況和各種違規(guī)操作，在顯示屏上以圖形指示燈的形式閃爍顯示并同時以真人語音進行提醒。 本文在簡要介紹了汽車儀表發(fā)展趨勢的基礎(chǔ)上，重點論述了嵌入式系統(tǒng)的開發(fā)流程和模式，包括開發(fā)平臺的搭建、驅(qū)動程序的開發(fā)、圖形顯示界面的開發(fā)和應用程序的設(shè)計。在嵌入式系統(tǒng)設(shè)計中，硬件、軟件的可裁剪是其最大的特點，因此，增加功能模塊(比如本系統(tǒng)中用到的CAN通信模塊、音頻輸出模塊等)是嵌入式系統(tǒng)設(shè)計中的一個重點和難點，所以本文重點之一是放在驅(qū)動模塊的設(shè)計上。同時，作為信息顯示中心，信息顯示要求及時、準確、有美感，因此，圖形界面的開發(fā)也是重點之一。 本課題所設(shè)計的汽車儀表，作為綜合信息顯示中心的一個雛形，可以方便地擴展GPS導航系統(tǒng)、汽車后視攝像系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)等模塊，相信進一步的研究和開發(fā)，汽車綜合信息顯示中心將成為未來汽車上重要的一部分。
上傳時間： 2013-06-13
上傳用戶：情義強哥
隨著社會的發(fā)展，網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)已經(jīng)成為日常生產(chǎn)生活中的重要輔助設(shè)備，應用十分廣泛。當前視頻監(jiān)控系統(tǒng)正逐步由模擬化走向數(shù)字化，隨著視頻壓縮技術(shù)和網(wǎng)絡(luò)技術(shù)的發(fā)展，開發(fā)新一代的基于計算機網(wǎng)絡(luò)和多媒體MPEG-4壓縮算法的視頻監(jiān)控系統(tǒng)已成為整個行業(yè)技術(shù)發(fā)展的主要方向之一。人們有時會采用DSP與MPEG-4算法結(jié)合的方案來實現(xiàn)，也有的部門采用了片上系統(tǒng)(SOC)，但這些不但編程極度復雜，而且成本也過高。本文提出并研究設(shè)計了一種基于ARM微處理器S3C2410、MPEG-4專用壓縮芯片MPG440、以嵌入式Linux為操作系統(tǒng)的視頻監(jiān)控系統(tǒng)方案，不僅開發(fā)便捷、成本低廉，而且實時性較好，適應范圍廣。 首先，采用軟硬件協(xié)同設(shè)計的思想提出了系統(tǒng)的總體設(shè)計方案，系統(tǒng)的整體架構(gòu)分為攝像頭、云臺控制器、網(wǎng)絡(luò)視頻服務器以及客戶端PC機等四大部分。 第二，以三星公司的S3C2410芯片和DAVICOM公司的DM9000以太網(wǎng)接口芯片為硬件核心，對整個系統(tǒng)進行了模塊化的硬件電路的設(shè)計。根據(jù)S3C2410的特點及系統(tǒng)整體需求，完成了電源復位模塊、晶振模塊、存儲器接口模塊、視頻數(shù)據(jù)處理模塊、以太網(wǎng)接口模塊、云臺控制模塊等的硬件選型與電路連接。其中，在云臺控制模塊等的電路設(shè)計中充分體現(xiàn)了優(yōu)化設(shè)計的技巧，并重點對網(wǎng)絡(luò)接口部分和視頻數(shù)據(jù)處理部分進行了詳細的硬件設(shè)計與說明。闡述了整個系統(tǒng)的工作流程。 第三，從應用需求出發(fā)，選擇嵌入式Linux操作系統(tǒng)作為本系統(tǒng)的軟件平臺，搭建了交叉式的開發(fā)環(huán)境，對bootloader進行了選擇，并給出了加載步驟。完成了對嵌入式Linux內(nèi)核的選擇及移植。 第四，采用基于任務的設(shè)計方法對服務器端的軟件進行了總體設(shè)計，主要包括共用程序庫、config配置文件、日志文件以及多個任務等。并對運行于客戶端的軟件設(shè)計進行了簡要說明。 第五，由于數(shù)字視頻傳輸?shù)膶崟r性能和通過網(wǎng)絡(luò)傳輸以后客戶端接收的視頻圖像質(zhì)量在本系統(tǒng)中至關(guān)重要，所以本文對傳輸信道和網(wǎng)絡(luò)協(xié)議進行了優(yōu)化選擇，并詳細闡述了IP組播技術(shù)、流媒體傳輸協(xié)議等在圖像傳輸過程中的具體應用。
標簽： Linux ARM 嵌入式 網(wǎng)絡(luò)視頻
上傳時間： 2013-04-24
上傳用戶：sc965382896
嵌入式系統(tǒng)是以應用為中心，以計算機為基礎(chǔ)，并且軟硬件可裁剪，適用于應用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴格要求的專用計算機系統(tǒng)。嵌入式系統(tǒng)一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應用程序4部分組成，用于實現(xiàn)對其它設(shè)備的控制、監(jiān)視或管理等功能。其廣泛應用于控制領(lǐng)域、消費電子產(chǎn)品等行業(yè)，已成為現(xiàn)代電子領(lǐng)域的重要研究方向之一。而隨著電子技術(shù)，多媒體技術(shù)及網(wǎng)絡(luò)技術(shù)快速發(fā)展，視頻監(jiān)控系統(tǒng)也正在向嵌入式，數(shù)字化，網(wǎng)絡(luò)化方向發(fā)展。嵌入式視頻監(jiān)控系統(tǒng)充分利用大規(guī)模集成電路和網(wǎng)絡(luò)的科技成果，實現(xiàn)體積小巧，性能穩(wěn)定，通訊便利的監(jiān)控產(chǎn)品。本項的目的正是建立一個完整的基于 ARM9 核心處理器和嵌入式 Linux 操作系統(tǒng)的嵌入式視頻監(jiān)控系統(tǒng)。 本項目是在 ARM 微處理器平臺上，移植嵌入式Linux操作系統(tǒng)，并完成視頻采集、壓縮、傳輸任務。系統(tǒng)采用 ARM 微處理器 AT91RM9200作為主處理器，以視頻采集芯片 ADV7181 作為視頻采集設(shè)備，用 H.263視頻壓縮協(xié)議對視頻數(shù)據(jù)進行壓縮，最后通過中興通信公司 MG815+CDMA通信模塊傳輸?shù)椒掌魃稀?本論文主要分成五個章節(jié)： 第一章:首先介紹ARM和嵌入式Linux操作系統(tǒng)的特點和當前的發(fā)展概況，然后說明了本文的課題背景及意義； 第二章:描述了硬件開發(fā)平臺。本系統(tǒng)采用了 ALTMEL 的AT91RM9200為核心的開發(fā)平臺，并擴展了以視頻采集模塊和CDMA無線傳輸模塊； 第三章:描述了本系統(tǒng)的軟件開發(fā)平臺，包括嵌入式Linux開發(fā)流程以及移植到具體硬件平臺需要完成的工作，如 U-Boot 的移植、Linux內(nèi)核的編譯與裁剪、文件系統(tǒng)的制作等； 第四章:首先論述了本系統(tǒng)中的難點 FIFO 設(shè)備的驅(qū)動編寫，隨后在對H.263視頻壓縮編碼敘述的基礎(chǔ)上針對塊匹配運動估計給出了一種改進的菱形搜索算法代替原有的三步搜索法，并且通過實驗結(jié)果證明，經(jīng)算法改進優(yōu)化的新菱形算法優(yōu)于原先的三步搜索法； 第五章:得出了實驗結(jié)果，完成了視頻數(shù)據(jù)的無線網(wǎng)絡(luò)傳輸。
標簽： LINUX ARM 嵌入式 無線視頻監(jiān)控系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：martinyyyl
二維條碼的識別和RFID技術(shù)是當今最主要的自動識別技術(shù)，分別適用于不同場合，具有保密性強、無接觸式信息傳遞等特點，目前廣泛應用于物流、公共交通、倉儲、車輛識別等領(lǐng)域。 本文以RFID和條碼技術(shù)為基礎(chǔ)，設(shè)計出了一種新的應用模式：將RFID技術(shù)和條碼技術(shù)與可移動的智能終端相結(jié)合，移動智能終端設(shè)備作為RFID模塊和二維條碼掃描模塊的載體，RFID模塊和二維條碼掃描模塊作為數(shù)據(jù)的采集主體，將采集到的數(shù)據(jù)傳送給后臺數(shù)據(jù)庫，實現(xiàn)對RFID標簽和二維條碼信息的采集、處理與傳輸。物流終端以WinCE5．0操作系統(tǒng)為平臺，具有可擴展功能的特性，支持基于WinCE開發(fā)的第三方軟件的使用，縮短了開發(fā)周期。 本文針對手持式設(shè)備的特點和實際要求，對終端軟硬件系統(tǒng)整體結(jié)構(gòu)進行了規(guī)劃，在研究了基于ARM9體系結(jié)構(gòu)的Samsung S3C2440A處理器的基礎(chǔ)上，完成了時鐘電路、包括Nand Flash和SDRAM的存儲器電路、RFID讀寫模塊接口電路、條碼掃描模塊接口電路、串口電路、ⅡS音頻電路、LCD/觸摸屏接口電路的設(shè)計，并利用Platform Builder工具定制了適用于終端的WinCE操作系統(tǒng)。最后提出了設(shè)計的不足和改進之處。
標簽： ARM 射頻識別技術(shù) 手持式 物流終端
上傳時間： 2013-06-08
上傳用戶：zhoujunzhen
該論文的工作主要分為兩部分,第一部分是介紹與數(shù)字高清晰度電視(HDTV)碼流發(fā)生器配套的信源解碼板的設(shè)計與實現(xiàn).信源解碼板是整個碼流發(fā)生器的重要組成部分,該論文在介紹相關(guān)標準MPEG-2和AC-3以及整個碼流發(fā)生器功能的基礎(chǔ)上提出了用ST公司的芯片組實現(xiàn)HDTV信源解碼板的設(shè)計方案.論文詳細分析了各個功能模塊的具體設(shè)計方法以及實現(xiàn)時應注意的問題.目前該課題已經(jīng)成功結(jié)題,各項技術(shù)指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發(fā)生器的研究與開發(fā).在對測試信號發(fā)生器所需產(chǎn)生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發(fā)生器的設(shè)計方案.該論文詳細討論了FPGA設(shè)計中各個功能模塊的劃分和設(shè)計實現(xiàn)方法,并介紹了對FLEX10K50進行配置的方法.
上傳時間： 2013-04-24
上傳用戶：yoleeson
近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術(shù)，結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點，有效支持高突發(fā)、高速率的多種業(yè)務，成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗系統(tǒng)”，主要涉及兩個方面：LOBS邊緣節(jié)點核心板和光板FPGA的實現(xiàn)方案，重點關(guān)注于邊緣節(jié)點核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu)，分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù)，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點的總體結(jié)構(gòu)，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點FPGA的具體實現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發(fā)包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態(tài)表維護的靈活性。在讀寫SDRAM時都采用整頁突發(fā)讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內(nèi)存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個方向，主要是將進入FPGA的數(shù)據(jù)進行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容，并對LOBS技術(shù)進行展望。本論文組幀算法采用動態(tài)組裝參數(shù)表的方法，可以充分支持各種擴展，包括自適應動態(tài)組裝算法。
上傳時間： 2013-05-26
上傳用戶：AbuGe
本文以電子不停車收費系統(tǒng)課題為背景，設(shè)計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實現(xiàn)無線功能的軟件無線電技術(shù)在理論和實用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實現(xiàn)，即實現(xiàn)了中頻發(fā)射機和接收機一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標要求對數(shù)字收發(fā)機方案進行設(shè)計，確定了適合不停車收費系統(tǒng)的全數(shù)字發(fā)射機和接收機的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機和接收機的理論，設(shè)計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結(jié)果和測試結(jié)果分析。
上傳時間： 2013-07-18
上傳用戶：saharawalker
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術(shù)相比，我國在這一領(lǐng)域的研究和開發(fā)工作還相當落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進技術(shù)，填補我國在該領(lǐng)域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識產(chǎn)權(quán)的處理器芯片完成了設(shè)計驗證并逐漸進入市場化階段。我國已結(jié)束無“芯”的歷史，并向設(shè)計出更高性能處理器的目標邁進。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級流水線的設(shè)計，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運算、內(nèi)存管理、流水線控制和cache控制等幾個功能塊，使得我們在設(shè)計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結(jié)構(gòu)的介紹使得對VEGA的設(shè)計有了一個直觀的認識。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個翻譯后援緩沖(TLB)的設(shè)計作為重點給出了流水線處理器設(shè)計的方法。結(jié)束總體設(shè)計并完成仿真后，并不能代表設(shè)計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內(nèi)容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計流程。VEGA的FPGA平臺是一完整的計算機系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對其進行了在線調(diào)試，修正其錯誤。 經(jīng)過模塊設(shè)計到最后的FPGA驗證，VEGA完成了其邏輯設(shè)計，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統(tǒng)，達到了預計的設(shè)計要求。
上傳時間： 2013-07-07
上傳用戶：標點符號
JPEG2000是新一代的靜態(tài)圖像壓縮標準，它相比JPEG有很多新的特性，如漸進傳輸和感興趣區(qū)域編碼等，因而它具有廣闊的應用前景，特別是在數(shù)碼相機、PDA等便攜式設(shè)備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截斷點的嵌入式塊編碼(EBCOT)算法，其計算復雜度遠遠高于JPEG，完全采用軟件方案實現(xiàn)將會占用大量的處理器時間和內(nèi)存開銷，而且速度較慢，實時處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費類電子產(chǎn)品中的應用，打開巨大的潛在市場，研究硬件實現(xiàn)的算法實時處理方案具有重要的應用價值。 EBCOT算法是一個兩層的編碼引擎，其中的上下文編碼的運算量約占到總運算量的50％，是提高編碼速度的關(guān)鍵算法之一。由于上下文編碼大部分都是邏輯運算，沒有復雜的數(shù)學運算，但邏輯控制流程復雜繁瑣，對存儲器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實現(xiàn)該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實現(xiàn)該算法并進行優(yōu)化，在研究和分析了上下文編碼算法運算特點的基礎(chǔ)上，設(shè)計了列判斷和交錯存儲相結(jié)合的硬件實現(xiàn)方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時鐘頻率為101MHz，且能在130ms內(nèi)完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實現(xiàn)方案提高了75％。 JPEG2000的一個重要特性是其具有漸進傳輸?shù)哪芰Γa流組織是獲得漸進傳輸特性的技術(shù)關(guān)鍵。碼流組織通過在輸出碼流中安排數(shù)據(jù)包的先后順序來實現(xiàn)漸進傳輸?shù)哪康摹１疚膶PEG2000中實現(xiàn)漸進傳輸?shù)臋C制進行了分析，并研究了碼流組織的算法實現(xiàn)。 為了對JPEG2000算法實現(xiàn)進行驗證，本文設(shè)計了基于FPGA和ARM的驗證實驗平臺，其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術(shù)編碼，而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機的通信。本文在該平臺上對所設(shè)計的上下文編碼算法和碼流組織模塊的設(shè)計進行了驗證，實驗結(jié)果表明本文設(shè)計的算法模塊功能正確，并在一定程度上提高了編碼速度。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
