MOTION BUILDER Ver.2 是用于監控 KV-H20/H20S/H40S/H20G 的參數設定以及當前動作狀態的軟件。 在 PC 上可以設定復雜的參數，并可以在顯示畫面上監控正在運行的 KV-H20/H20S/H40S/H20G。 關于 MOTION BUILDER Ver.2 概要、功能與使用方法的詳細說明。在安裝之前，請仔細閱讀本手冊，并充分 理解。 注意 1、使用 MOTION BUILDER Ver.2 時，必須在可以使用 KV-H20/H20S/H40S/H20G 上 連接的緊急停止開關的地方使用。 通訊異常時，不接受 MOTION BUILDER Ver.2 的“強制停止”，可能會導致事故指示發生。發生通信異常時，MOTION BUILDER Ver.2 的“強制停止”按鈕將不起作用。 2、JOG 過程中，不能采用斷開 PLC 的連接電纜等手段停止通訊。 KV-H20/H20S/H40S/H20G 單元的 JOG 繼電器會一直保持 ON，機器繼續運轉，并可能導致事故發生。 3、執行監控或者寫入參數（設定）時，不能斷開和 PLC 的連接電纜。 否則會發生通訊錯誤，PC 可能會被重啟。KV-H20/H20S/H40S/H20G 內的數據可 能會損壞。 4、在 RUN 過程中，KV-1000/700 進行 JOG 示教時，必須在 PROG 模式下實施。 如果掃描時間較長，則反映的時間變長，且可能發生無法預料的動作。 5、發送到 KV-1000/700 的單元設定信息必須與當前打開的梯形圖程序的單元設定信 息一致。如果設定信息不同，則顯示錯誤，且不運行。 6、錯誤操作或者靜電等會引起數據變化或者去失，為了保護數據，請定期進行備份。 指示 關于數據的變化或者消失引起的損失，本公司不負任何責任，請諒解。 7、保存數據時，如果需要保留原來保存的數據，則選擇“重命名保存”。 如果“覆蓋保存”則會失去原來保存的數據。 運行環境及系統配置 運行 MOTION BUILDER Ver.2 ，必須具備如下環境。 請確認您使用的系統是否符合如下條件、是否備齊了必需的設備。 對應的 PC 機型 • IBM PC 以及 PC/AT 兼容機（DOS/V） 系統配置 • CPU Pentium 133 MHz 以上 支持 Windows 的打印 （推薦 Pentium 200 MHz 以上） • 內存容量擴展內存 64MB 以上 • 硬盤可用空間 20MB 以上 • CD-ROM 驅動器 • 接口 RS-232C 或者 USB
上傳時間： 2013-10-08
上傳用戶：fujiura
Altium designer簡介 Altium Designer 提供了唯一一款統一的應用方案，其綜合電子產品一體化開發所需的所有必須技術和功能。Altium Designer 在單一設計環境中集成板級和FPGA系統設計、基于FPGA和分立處理器的嵌入式軟件開發以及PCB版圖設計、編輯和制造。并集成了現代設計數據管理功能,使得Altium Designer成為電子產品開發的完整解決方案－一個既滿足當前，也滿足未來開發需求的解決方案。 一、實驗目的 1.了解并學會運用Altium designer軟件繪制簡單PCB 2.會運用Alitum designer軟件設計庫元件 3.掌握印刷電路板布線流程 4.掌握印刷電路板設計的基本原則 二、設計內容 1.要求用Alitum designer軟件畫出電路原理圖 2.按照所畫原理圖自動生成PCB版圖 3.會自己設計元件和庫 三、實驗步驟(負反饋放大器PCB設計) 1、新建工程、為工程添加項目：在D盤新建一個自己的文件夾重命名為ffk，運行Alitum designer軟件，然后單擊文件/新建/工程/PCB工程,然后右擊所建的PCB工程選擇給工程添加原理圖,然后添加PCB,建完PCB工程保存工程到D/ffk內,保存時三個文件都命名為ffk.擴展名 2、畫原理圖：在原理圖窗口畫出所要畫的PCB原理圖，本次實驗所畫電路圖如圖1：
上傳時間： 2013-11-05
上傳用戶：hebanlian
Altium designer簡介 Altium Designer 提供了唯一一款統一的應用方案，其綜合電子產品一體化開發所需的所有必須技術和功能。Altium Designer 在單一設計環境中集成板級和FPGA系統設計、基于FPGA和分立處理器的嵌入式軟件開發以及PCB版圖設計、編輯和制造。并集成了現代設計數據管理功能,使得Altium Designer成為電子產品開發的完整解決方案－一個既滿足當前，也滿足未來開發需求的解決方案。 一、實驗目的 1.了解并學會運用Altium designer軟件繪制簡單PCB 2.會運用Alitum designer軟件設計庫元件 3.掌握印刷電路板布線流程 4.掌握印刷電路板設計的基本原則 二、設計內容 1.要求用Alitum designer軟件畫出電路原理圖 2.按照所畫原理圖自動生成PCB版圖 3.會自己設計元件和庫 三、實驗步驟(負反饋放大器PCB設計) 1、新建工程、為工程添加項目：在D盤新建一個自己的文件夾重命名為ffk，運行Alitum designer軟件，然后單擊文件/新建/工程/PCB工程,然后右擊所建的PCB工程選擇給工程添加原理圖,然后添加PCB,建完PCB工程保存工程到D/ffk內,保存時三個文件都命名為ffk.擴展名 2、畫原理圖：在原理圖窗口畫出所要畫的PCB原理圖，本次實驗所畫電路圖如圖1：
上傳時間： 2013-10-21
上傳用戶：chaisz
不少使用CAD的朋友在找CAD填充圖案，附件是小編收集的近千種cad填充圖案打包，供CAD學習和使用者參考，希望對大家能有所幫助。以下是cad填充圖案使用說明。 CAD填充圖案使用說明： 1、將填充名改成自己比較容易識別的名稱，但要注意填充文件和填充名要完全一致（不用區分大小寫）。 我收集的這些填充圖案有些是中文名稱，很容易就知道填充圖案的類型。有些是英文名，本來我想將這些英文名都改成中文名的填充。 我可以提供大家方法。先用記事本打開其中一個填充文件，如下圖所示： 圖中打開的填充名為b043,文件名也必須為043，否則CAD是不認的。類似上圖所示的填充，如果希望CAD的填充列表中直接顯示中文，方便查找，你就需要先用記事本將PAT文件打開，復制“板巖”，選中b043,粘貼將其替換成“板巖”，關閉并保存文件。選中文件后單擊文件名進入重命名轉臺，選中前面的B043,CTRl+V粘貼，將"B043.pat"修改成"板巖.pat"。 修改的最終效果類似下圖所示的“六邊形蜂窩轉”填充。 2、不建議將所有收集的填充都一次性復制到CAD的填充目錄（patterns）下。 如果將大量填充都復制到CAD的填充目錄下，在填充時效率并不高，因為要在上千種填充中找出你要使用的填充，也不是一件簡單的事情。因此我建議不要做加法，而是應該做減法，將自己可能用到的填充保留，把根本不會用到的填充刪除。 對于這個壓縮包也是如此，當需要使用其中某種填充時，你再將填充拷過去。 3、如何在這么多填充圖案中找到自己需要的填充圖案。 由于有些填充圖案用的是英文名，可以分別通過文件名和包含文字來搜索你要找的填充名來判斷在這些填充中是否有你需要的填充。如果找到的是一個英文名稱的填充文件，你可以參照第一點中的方法進行修改，方便使用。
上傳時間： 2013-11-02
上傳用戶：lhw888
中望CAD2010體驗版正式發布。作為中望公司的最新年度力作，在繼承以往版本優勢的基礎上，中望CAD2010融入了以“安全漏洞抓取、內存池優化、位圖和矢量圖混合處理”等多項可以極大提高軟件穩定性和效率的中望正在申請全球專利的獨創技術，新增了眾多實用的新功能，在整體性能上實現了巨大的飛躍，主要體現在以下幾方面： 大圖紙處理能力的提升 文字所見即所得、消隱打印等新功能 二次開發接口更加成熟 一、大圖紙處理能力的提升 中望CAD2010版采用了更先進的內存管理以及壓縮技術，采用了一些新的優化算法，使得中望CAD常用命令執行效率和資源占用情況得到進一步的提高，特別是在低內存配置下大圖紙的處理能力，大大減少了圖紙內存資源占用量，提升了大圖紙處理速度。主要體現在： 大圖紙內存占用量顯著下降，平均下降約30%，地形圖類圖紙則平均下降50%； 實體縮放和平移，zoom\pan\redraw更加順暢； 保存速度更快、數據更安全，保存速度平均有40%的提升。 二、新增功能 1、文字所見即所得 文字編輯器有多處改進，文字編輯時顯示的樣式為最后在圖面上的樣式，達到了所見即所得的效果。文字編輯器新加入段落設置，可進行制表位、縮進、段落對齊方式、段落間距和段落行距等項目的調整。另外，在文字編輯器內可直接改變文字傾斜、高度、寬度等特征。 2、消隱打印 中望CAD2010版本支持二維和三維對象的消隱打印，在打印對象時消除隱藏線，不考慮其在屏幕上的顯示方式。此次消隱打印功能主要體現在以下兩個方面： （一）、平臺相關命令和功能的調整 視口的“屬性”：增加“著色打印”選項（“線框”和“消隱”兩種著色打印項） 選擇視口后，右鍵菜單支持“著色打印”項（ “線框”和“隱藏”兩種模式） 命令mview增加了“著色打印”功能項，可以方便用戶設置視口的“著色打印屬性”（線框和消隱兩種模式） 打印”對話框調整：在布局空間，激活“打印”對話框，以前的“消隱打印”選項顯示為“隱藏圖紙空間對象”。 頁面設置管理器啟動的“打印設置”對話框調整：圖紙空間中，通過頁面設置管理器激活的“打印設置”對話框，以前的“消隱打印”選項顯示為“隱藏圖紙空間對象” （二）、消隱打印使用方法的調整 模型空間： 可通過“打印”或“頁面設置管理器”打開的“打印設置”對話框中的“消隱打印”選項來控制模型空間的對象是否消隱打印，同時包含消隱打印預覽，若勾選“消隱打印”按鈕，模型空間的對象將被消隱打印出來。 布局空間： 若要在布局空間消隱打印對象，分為兩種情況： 1) 布局空間視口外的對象是否消隱，直接取決于“打印設置”對話框中“隱藏圖紙空間對象”按鈕是否被勾選； ２）布局空間視口中的對象是否消隱，取決于視口本身的屬性，即“著色打印”特性選項，必須確保該選項為“消隱”才可消隱打印或預覽 3、圖層狀態管理器 可以創建多個命名圖層狀態，以保存圖層的狀態列表，用戶可以通過選擇圖層狀態來表現圖紙的不同顯示效果。這種圖層狀態可以輸出供其它圖紙使用，也可以輸入其它保存的圖層狀態設置。 4、文字定點縮放 能夠依據文字位置的特征點，如中心，左下等，作為基準點，對多行文字或單行文字進行縮放，同時不改變基準點位置。 5、Splinedit新功能 全面支持樣條曲線的編輯，主要體現在SPLINEDIT命令行提示中，如下： 擬合數據(F)/閉合樣條(C)/移動(M) 頂點(V)/精度(R)/反向(E)/撤消(U)/<退出(X)>: 擬合數據： 增加(A)/閉合(C)/刪除數據(D)/移動(M)/清理(P)/切線(T)/<退出(X)>: 增加、刪除數據：通過增加、刪除樣條曲線的擬合點來控制樣條曲線的擬合程度。 移動：通過移動指定的擬合點控制樣條曲線的擬合數據 閉合/打開：控制樣條曲線是否閉合。 清理：清除樣條曲線的擬合數據，從而使命令提示信息變為不包含擬合數據的情形。 切線：修改樣條曲線的起點和端點切向。 閉合樣條：將打開的樣條曲線閉合。若選擇的樣條曲線為閉合的，該選項為“打開”，將閉合的樣條曲線打開。 移動：可用來移動樣條曲線的控制點到新的位置。 精度：可通過添加控制點、提高階數或權值的方式更為精密的控制樣條曲線的定義。 反向：調整樣條曲線的方向為反向。 6、捕捉和柵格功能增強 7、支持文件搜索路徑 關于激活注冊：打開CAD界面，找到左上面的“幫助”，激活產品-復制申請碼-再打開你解壓到CAD包找到keygen.exe（也就是注冊機，有的在是“Key”文件里，如果沒有可以到網上下載），輸入申請碼--點擊確定，就中間那個鍵--得到數據 應該是五組-復制再回到上面激活碼頁面，粘貼激活碼確定就ok ！復制(粘貼)的時候用 ctrl +c（v），用鼠標右鍵沒用！ 如果打開安裝CAD就得注冊才能運行的，那方法也跟上邊的差不多！ 其實你在網上一般是找不到激活碼的，因為各個申請碼不一樣，所以別人的激活碼到你那基本上沒用，只能用相應的方法得到激活碼，這方法也就要你自己去試了，我原來也不會裝CAD，但現在一般3分鐘就裝好了，只要知道怎么說了就快了，一般軟件都是一樣的裝法，不會裝可以到網上找資料！有時求人不如求已，自己算比在網上等著別人給你算快多了
上傳時間： 2013-10-21
上傳用戶：tedo811
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
ＰＲＯ＼Ｅ４.０安裝方法 第一步：修改環境變量. 我的電腦----屬性---高級---環境變量---新建---變量名：lang 值：chs （注：下載好的PRO/E有CD1 CD2 CD3 crack4.0） 第二步、許可證生成 在D盤新建一個文件夾PROE,再在PROE里面新建文件夾，命名為proewildfire，將安裝文件里面的CRACK4.0文件夾復制到PROE里面，用記事本打開CRACK里面的PTC-LIC-4.0文件，你就找下HOSTID：00-11-D8-BB-5B-62，將00-11-D8-BB-5B-62復制起來，然后點擊CD1- sutep（如果沒有反應，找到CD1-dsrc--i486-nt----obj---PTCSETUP安裝），安裝界面會出現你的主機ID，把記事本里面的ID全部替換為你的主機ID（方法：編輯---替換，然后按要求選擇填選，全部替換），保存（記得存在哪。等等有用）。
上傳時間： 2013-11-23
上傳用戶：yjj631
在Pro/ENGINEER中，當創建或處理非實體曲面時，使用的是面組。面組代表相連非實體曲面的“拼接體”。面組可能由單個曲面或一個曲面集合組成。 面組包含了描述所有組成面組的曲面的幾何信息，和面組曲面的“縫合”（連接或交截）方法信息。一個零件包含多種面組。通過使用“曲面特征”創建或處理面組。 使用曲面功能 從“特征類”菜單中選擇“曲面”，顯示“面組曲面”還是“曲面選項”菜單，取決于模型中是曲面還是曲線。如果曲面特征或基準曲線存在于模型中，系統將顯示“曲面選項”菜單，它可用于創建新曲面。 也可以通過“插入”菜單來使用多數曲面命令。 命名面組可以使用命令序列“設置”/“名稱”/“其它”，為整個面組或單獨的曲面分配名稱。然后可以使用“獲得選取”中的“按菜單選取”選項，按名稱選擇已命名的面組或曲面。
上傳時間： 2013-11-25
上傳用戶：離殤
工作環境設置及軟件安裝這章介紹工作環境的設置及軟件安裝方面知識。為什么要進行工作環境設置呢？因為現在的PCB 工程師要設計的文件很多。文件多了如果不進行管理就會很混亂，導致以后的維護十分困難。所以要從剛開始學習的時候養成一個好的操作習慣，這是很有必要的。2.1 建立自己的工作目錄在電腦的桌面上打開我的電腦，在我的電腦中打開D盤。在D 盤中建立三個文件夾。分別為“D：\EDA”“D：\EDA_LIB”“D：\EDA_PROJECT 三個文件夾”。如下圖所示：圖2-1-1 “建立工作目錄”建立好三個文件夾后，在這三個文件夾中分別另建立一個新文夾，并命名為Protel99se。三個文件夾的作用分別是：EDA文件夾是用來存放安裝文件；EDA—LIB 文件夾是用來存放元件庫。EDA—PROJECT 文件夾是用來存放設計數據。2.2 對Protel 99se 進行安裝設置好工作目錄后，就可以對軟件進行安裝。圖2-1-2就是Protel 99se的安裝程序。其中“Protel99SP6”是升級補丁，“Protel99 漢化”是漢化文件。（1）雙擊Setup 安裝圖標對軟件進行安裝。
上傳時間： 2013-10-31
上傳用戶：jrsoft
GDCM型繞線共模電感器 一 特征 繞線貼片結構，尺寸小 對高頻共模噪聲具有良好的抑制效果 良好的可焊接性和耐焊接性，無鉛符合ROSE 二 用途 PC機及周邊外設的USB接口、LCD的LVDS線 三 外觀尺寸 四 規格命名
上傳時間： 2013-11-14
上傳用戶：18752787361
