基于51單片機的電子時鐘C程序源代碼程序
上傳時間： 2013-06-06
上傳用戶：wfl_yy
在單片機上用C 語言寫程序和在PC 機上寫程序絕對不能簡單等同。
上傳時間： 2013-07-07
上傳用戶：15679277906
互感器是電力系統(tǒng)中電能計量和繼電保護中的重要設備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟運行密切相關。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國產的互感器校驗儀主要是電磁式互感器校驗儀，電子式互感器校驗儀依賴于進口。電子式互感器的發(fā)展，使得電子式互感器校驗儀的研制勢在必行。 本課題依據(jù)國際標準IEC60044-7、IEC60044-8和國內標準GB20840[1].7-2007、GB20840[1].8-2007，設計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進行校驗，即同時測試待校驗電子式互感器和標準電磁式互感器二次側的輸出信號，比較兩路信號的參數(shù)，根據(jù)比較結果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結構及輸出數(shù)字信號的特征，然后詳細論述了電子式互感器校驗儀的硬件及軟件設計方法。硬件主要采用FPGA技術設計以太網(wǎng)控制器RTL8019的控制電路，以實現(xiàn)電子式互感器信號的遠程接收，同時設計A/D芯片MAX125的控制電路，以實現(xiàn)標準電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對硬件電路的底層控制，運用準同步算法和DFT算法開發(fā)應用程序實現(xiàn)對數(shù)字信號的處理。最終完成電子式互感器校驗儀的設計。 最后進行了相關的實驗，所研制的電子式互感器校驗儀對0.5準確級的電子式電壓互感器和0.5準確級電子式電流互感器分別進行了校驗，對其額定負荷的20％、100％、120％點做為測量點進行測量。經(jīng)過對實驗數(shù)據(jù)的處理分析可知，校驗儀對電子式互感器的校驗精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據(jù)。
上傳時間： 2013-04-24
上傳用戶：569342831
隨著電力電子技術、微處理器技術、控制理論及永磁材料等技術的快速發(fā)展，以永磁同步電機作為控制對象的傳動領域得到了越來越廣泛的關注，隨著FPGA的技術的普及和廣泛應用，使得各種先進的控制算法得以實現(xiàn)，于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢和當前的研究熱點。本文的主要工作就是圍繞數(shù)字化的永磁同步電機控制器研究來展開。首先深入研究了永磁同步電機的數(shù)學建模方法及電機控制策略問題。在對永磁同步電機的數(shù)學模型進行了推導的基礎上，在PSIM仿真軟件中建立了永磁同步電機的電機模型，提出了一種永磁同步電機傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對常用的數(shù)字脈寬調制方法進行了數(shù)學推導，并對滑模控制理論和矢量控制進行了深入的研究分析，將滑模變結構控制應用于永磁同步電機的調速系統(tǒng)中，改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點，仿真結果驗證了該系統(tǒng)設計方案的優(yōu)越性。最后在永磁同步電機建模仿真的基礎上，根據(jù)永磁同步電機控制器的設計要求及FPGA的特點，提出永磁同步電機控制器的的設計方案。按照FPGA模塊化設計思想，將整個系統(tǒng)進行了合理的劃分，分別對SVPWM、Park變換、SMC、反饋速度測量等重要模塊的FPGA硬件實現(xiàn)算法進行了深入的研究。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗證，驗證結果表明：永磁同步電機在低速和高速時都能穩(wěn)定運行，從而證實了本設計方案的可行性。
上傳時間： 2013-04-24
上傳用戶：wff
同步技術在許多通訊系統(tǒng)中都是至關重要的，而WCDMA作為第三代移動通信的標準之一，對其同步算法進行研究是非常必要的。FPGA在許多硬件實現(xiàn)中充當了很重要的角色，所以研究如何在FPGA上實現(xiàn)同步算法是非常具有實際意義的。 本文討論了三步小區(qū)搜索的算法，仿真了其性能，并且對如何進行算法的FPGA移植展開了深入的討論。 本文對三步小區(qū)搜索的算法按照算法計算量和運算速度的標準分別進行了比較和討論，并以節(jié)省資源和運行穩(wěn)定為前提進行了FPGA移植。最終在主同步中提出了改進型的PSC匹配濾波器算法，在FPGA上提出了采用指針型雙口RAM的實現(xiàn)方式；在輔同步中提出了改進型PFHT算法并采用查表遍歷算法判決，在FPGA上提出了用綜合型邏輯方式來實現(xiàn)；在導頻同步中采用了移位寄存器式擾碼生成算法，并引入了計分制判決算法。 與以往的WCDMA同步的FPGA實現(xiàn)相比，本文提出的實現(xiàn)方案巧妙地利用了FPGA的并行運算結構，在XILINX的V4芯片上只用了500個slice就完成了整個小區(qū)搜索，最大限度地節(jié)省了資源，為小區(qū)搜索在FPGA中的模塊小型化提供了途徑。
上傳時間： 2013-08-05
上傳用戶：leileiq
LED顯示屏作為一項高新科技產品正引起人們的高度重視，它以其動態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個系統(tǒng)實現(xiàn)方案，整個系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復出可供LED屏顯示的紅、綠、藍共24位像素數(shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進行緩存，再串行輸入至LED顯示屏進行掃描顯示。然后，從多方面論述了該方案的可行性，仔細推導了LED顯示屏各技術參數(shù)之間的聯(lián)系及約束關系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點，不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求，而且增加了設計的靈活性，不需修改電路硬件設計，縮短了設計周期，還可以進行在線升級。
上傳時間： 2013-04-24
上傳用戶：西伯利亞
譚浩強教授的經(jīng)典教程，對于c的初學者來說是個很好的資料！
上傳時間： 2013-04-24
上傳用戶：xiaowei314
c語言經(jīng)典900例，深入淺出，學習c語言的好幫手
上傳時間： 2013-07-10
上傳用戶：mylinden
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統(tǒng)計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復用器的研究開發(fā)非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構算法，在FPGA中成功實現(xiàn)了動態(tài)分配內存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監(jiān)測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復用器，經(jīng)測試達到了預期的性能和技術指標。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
碼元定時恢復(位同步)技術是數(shù)字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機中位同步方法，并予以實現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎上著重研究了位同步的系統(tǒng)結構、碼元定時恢復算法以及衡量系統(tǒng)性能的各項指標，為后續(xù)工作奠定了基礎。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。 在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進行了理論研究、算法設計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時間： 2013-04-24
上傳用戶：yare
<strike id="smesq"></strike>