HART協議轉RS-232智能轉換器說明書
標簽： HART 232 RS 協議
上傳時間： 2016-01-28
上傳用戶：gyq
<Verilog HDL 語言編程》 RS(204,188)譯碼器的設計
標簽： Verilog HDL 204 188
上傳時間： 2013-11-30
上傳用戶：lizhen9880
用java寫的RS算法的交織器，主要是在進行rs編碼之前，對源數據進行交織。交織參數207，48
標簽： java 算法 交織器
上傳時間： 2016-09-19
上傳用戶：dongqiangqiang
cpld/fpga RS(204,188)譯碼器的verilog程序
標簽： verilog cpld fpga 204
上傳時間： 2016-11-05
上傳用戶：tyler
精通verilog HDL語言編程源碼9——RS(204,188)譯碼器的設計
標簽： verilog HDL 204 188
上傳時間： 2013-12-20
上傳用戶：獨孤求源
用vhdl語言編寫設計8位總線收發器，很不錯，大家快下啊
標簽： vhdl 8位 語言 編寫
上傳時間： 2017-01-15
上傳用戶：ztj182002
RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計
標簽： CORDIC FIFO 204 188
上傳時間： 2017-01-24
上傳用戶：縹緲
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣
標簽： MIN 元素 tree
上傳時間： 2017-05-14
上傳用戶：日光微瀾
歐幾里德算法：輾轉求余 原理: gcd(a,b)=gcd(b,a mod b) 當b為0時,兩數的最大公約數即為a getchar()會接受前一個scanf的回車符
標簽： gcd getchar scanf mod
上傳時間： 2014-01-10
上傳用戶：2467478207
ADS8364是美國德州儀器公司(TI)的一款六通道、16位并行輸出、同步采樣的模數轉換器。該芯片提供了一個靈活的高速并行接口，可以直接與數字信號處理器TMS320F2812相連。本文主要介紹了這個接口的軟、硬件設計，著重論述了這兩款芯片是如何配置啟動和工作的。本設計廣泛應用于電機控制、多軸定位系統、三相功率轉換、多通道數據采集等場合。
標簽： 8364 ADS TI 美國
上傳時間： 2017-08-03
上傳用戶：我們的船長
蟲蟲下載站版權所有 京ICP備2021023401號-1
