隨著現(xiàn)代控制技術(shù)的飛速發(fā)展和傳統(tǒng)工業(yè)改造的逐步實(shí)現(xiàn)，能夠獨(dú)立工作的溫度檢測(cè)和顯示系統(tǒng)已經(jīng)應(yīng)用于諸多領(lǐng)域。傳統(tǒng)的溫度監(jiān)測(cè)系統(tǒng)可靠性和實(shí)時(shí)性相對(duì)較差，溫度測(cè)量的精度和準(zhǔn)確度較低，而且大多采用有線方式對(duì)整個(gè)系統(tǒng)進(jìn)行控制，這不利于應(yīng)用的擴(kuò)展。近年來(lái)，嵌入式系統(tǒng)和無(wú)線通信技術(shù)(特別是短消息業(yè)務(wù))受到遠(yuǎn)程監(jiān)測(cè)領(lǐng)域研究者的密切關(guān)注，成為一個(gè)研究熱點(diǎn)。本文提出了一種將帶有I2C總線的ARM嵌入式微處理器和短消息業(yè)務(wù)(SMS)用于溫度檢測(cè)系統(tǒng)中的方法，實(shí)現(xiàn)了溫度的多點(diǎn)監(jiān)測(cè)。本文的主要研究?jī)?nèi)容如下： (1)多點(diǎn)溫度監(jiān)測(cè)系統(tǒng)硬件設(shè)計(jì)。采用以ARM微處理器LPC2290芯片為核心的嵌入式工控板，通過(guò)對(duì)Benq無(wú)線通信模塊M22的控制，接收并識(shí)別監(jiān)測(cè)中心發(fā)過(guò)來(lái)的短消息內(nèi)容，實(shí)現(xiàn)了多點(diǎn)溫度的采集及顯示；采用八個(gè)帶有I2C總線接口的數(shù)字溫度傳感器LM75，組成八點(diǎn)溫度采集電路：利用帶有I2C總線接口的LED驅(qū)動(dòng)器件ZLG7290及共陰式數(shù)碼管為溫度顯示電路，保證了溫度測(cè)量的精度和準(zhǔn)確度。 (2)多點(diǎn)溫度監(jiān)測(cè)系統(tǒng)軟件設(shè)計(jì)。根據(jù)整個(gè)監(jiān)測(cè)系統(tǒng)的特點(diǎn)，提出了軟件設(shè)計(jì)的總體思路，并以ADS1.2為集成開(kāi)發(fā)環(huán)境，將μC/OS-Ⅱ嵌入式操作系統(tǒng)的相關(guān)代碼移植到LPC2290中；采用分層體系思想，使用標(biāo)準(zhǔn)C語(yǔ)言編寫(xiě)程序，結(jié)合嵌入式操作系統(tǒng)的任務(wù)管理、信號(hào)量等機(jī)制，并調(diào)用相關(guān)的應(yīng)用程序接口函數(shù)(API函數(shù))，設(shè)計(jì)了包括溫度采集、溫度顯示、短消息接收與發(fā)送等多個(gè)子程序。 (3)監(jiān)測(cè)中心軟件設(shè)計(jì)。為了增強(qiáng)系統(tǒng)控制和數(shù)據(jù)管理功能，使用Visual C++6.0及ADO數(shù)據(jù)庫(kù)技術(shù)編寫(xiě)了監(jiān)測(cè)中心軟件人機(jī)交互界面，通過(guò)串口使另一M22無(wú)線通信模塊同監(jiān)測(cè)中心上位機(jī)的通信，實(shí)現(xiàn)了在PC機(jī)上發(fā)送短消息指令對(duì)下位機(jī)進(jìn)行遠(yuǎn)程控制，并將接收到的數(shù)據(jù)存儲(chǔ)在Access數(shù)據(jù)庫(kù)中以便分析處理。 嵌入式技術(shù)和短消息業(yè)務(wù)在一定程度上提高了多點(diǎn)溫度監(jiān)測(cè)系統(tǒng)的測(cè)量精度、可靠性、穩(wěn)定性和實(shí)時(shí)性，對(duì)改進(jìn)遠(yuǎn)程監(jiān)測(cè)系統(tǒng)的控制方式和數(shù)據(jù)傳輸方式有一定的意義，也為對(duì)嵌入式應(yīng)用項(xiàng)目的開(kāi)發(fā)奠定了基礎(chǔ)。
標(biāo)簽： ARM 多點(diǎn) 溫度監(jiān)測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-08
上傳用戶：feichengweoayauya
本文首先在介紹多用戶檢測(cè)技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對(duì)比分析了幾種多用戶檢測(cè)算法的性能，給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾，給出了融合多用戶檢測(cè)與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著，針對(duì)WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴(kuò)頻使用的OVSF碼和擾碼，分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測(cè)器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級(jí)上的抵消，需要對(duì)用戶信號(hào)重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測(cè)器的基礎(chǔ)上，衍生出符號(hào)級(jí)上的干擾抵消。通過(guò)仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值，并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn)，在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽： WCDMA FPGA 多用戶檢測(cè) 下行鏈路
上傳時(shí)間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來(lái)越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無(wú)法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過(guò)鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類(lèi)推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語(yǔ)言設(shè)計(jì),通過(guò)前仿真和后仿真的驗(yàn)證.以30萬(wàn)門(mén)的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過(guò)綜合和布線,特別是寫(xiě)約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
隨著現(xiàn)代雷達(dá)技術(shù)的不斷發(fā)展,電子偵察設(shè)備面臨電磁環(huán)境日益復(fù)雜多變,發(fā)展寬帶化、數(shù)字化、多功能、軟件化的電子偵察設(shè)備已是一項(xiàng)重要的任務(wù).然而,目前的寬帶A/D與后續(xù)DSP之間的工作速率總有一到兩個(gè)數(shù)量級(jí)的差別,二者之間的瓶頸成為電子偵察系統(tǒng)數(shù)字化的最大障礙.通信領(lǐng)域軟件無(wú)線電的成功應(yīng)用為電子偵察系統(tǒng)的發(fā)展提供了一種理想模式.另一方面,微電子技術(shù)的快速發(fā)展,以及FPGA的廣泛應(yīng)用,在很大程度上影響了數(shù)字電路的設(shè)計(jì)與開(kāi)發(fā).這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續(xù)DSP之間的瓶頸問(wèn)題,本文給出了一種基于多相濾波的寬帶數(shù)字下變頻結(jié)構(gòu),并從軟件無(wú)線電原理出發(fā),從理論推導(dǎo)和計(jì)算機(jī)仿真兩方面對(duì)該結(jié)構(gòu)進(jìn)行了驗(yàn)證,并進(jìn)一步給出該結(jié)構(gòu)改進(jìn)方案以及改進(jìn)的多相濾波數(shù)字下變頻結(jié)構(gòu)的硬件實(shí)現(xiàn)方法.本文將多相濾波下變頻的并行結(jié)構(gòu)應(yīng)用到數(shù)字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來(lái)實(shí)現(xiàn),不僅在一定程度上解決了二者之間的瓶頸問(wèn)題,同時(shí)也大大提高了實(shí)時(shí)處理速度.經(jīng)過(guò)多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)據(jù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件處理能力的要求.另外,本人還用FPGA設(shè)計(jì)了實(shí)驗(yàn)電路,利用微機(jī)串口,與實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制和數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活的對(duì)各種實(shí)現(xiàn)方法加以驗(yàn)證和比較.
上傳時(shí)間： 2013-04-24
上傳用戶：moerwang
基于單片機(jī)的多路數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)畢業(yè)論文 本文介紹了基于單片機(jī)的數(shù)據(jù)采集的硬件設(shè)計(jì)和軟件設(shè)計(jì)，數(shù)據(jù)采集系統(tǒng)是模擬域與數(shù)字域之間必不可少的紐帶，它的存在具有著非常重要的作用。
標(biāo)簽： 多路數(shù)據(jù)采集
上傳時(shí)間： 2013-04-24
上傳用戶：zsjzc
隨著通信網(wǎng)的發(fā)展和用戶需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統(tǒng)以其通信容量大、傳輸性能好、接口標(biāo)準(zhǔn)、組網(wǎng)靈活方便、管理功能強(qiáng)大等優(yōu)點(diǎn)獲得越來(lái)越廣泛的應(yīng)用.但是在某些對(duì)傳輸容量需求不大的場(chǎng)合,SDH的巨大潛力和優(yōu)越性無(wú)法發(fā)揮出來(lái),反而還會(huì)造成帶寬浪費(fèi).相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對(duì)客戶不同需要設(shè)計(jì)不同的方案,在某些特定的接入場(chǎng)合具有一定的優(yōu)勢(shì).本課題根據(jù)現(xiàn)實(shí)的需要,提出并設(shè)計(jì)了一種基于PDH技術(shù)的多業(yè)務(wù)單片F(xiàn)PGA傳輸系統(tǒng).系統(tǒng)可以同時(shí)提供12路E1的透明傳輸和一個(gè)線速為100M以太網(wǎng)通道,主要由一塊FPGA芯片實(shí)現(xiàn)大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢(shì).本文首先介紹數(shù)字通信以及數(shù)字復(fù)接原理和以太網(wǎng)的相關(guān)知識(shí),然后詳細(xì)闡述了本系統(tǒng)的方案設(shè)計(jì),對(duì)所使用的芯片和控制芯片F(xiàn)PGA做了必要的介紹,最后具體介紹了系統(tǒng)硬件和FPGA編碼設(shè)計(jì),以及后期的軟硬件調(diào)試.歸納起來(lái),本文主要具體工作如下:1.實(shí)現(xiàn)4路E1信號(hào)到1路二次群信號(hào)的復(fù)分接,主要包括全數(shù)字鎖相環(huán)、HDB3-NRZ編解碼、正碼速調(diào)整、幀頭檢測(cè)和復(fù)分接等.2.將以太網(wǎng)MII接口來(lái)的25M的MII信號(hào)通過(guò)碼速變換到25.344M,進(jìn)行映射.3.將三路二次群信號(hào)和變換過(guò)的以太網(wǎng)MII信號(hào)進(jìn)行5b6b編解碼,以利于在光纖上傳輸.4.高速時(shí)提取時(shí)鐘采用XILINX的CDR方案.并對(duì)接收到的信號(hào)經(jīng)過(guò)5b6b解碼后,分接出各路信號(hào).
標(biāo)簽： FPGA PDH 多業(yè)務(wù) 方案
上傳時(shí)間： 2013-07-23
上傳用戶：lansedeyuntkn
隨著電子設(shè)備的迅猛發(fā)展，“讓全部設(shè)備接入網(wǎng)絡(luò)”已經(jīng)成為一種發(fā)展趨勢(shì)。通過(guò)嵌入式串口服務(wù)器，可以讓現(xiàn)有的串行設(shè)備擁有聯(lián)網(wǎng)功能，避免了投資大量人力、物力，有利于對(duì)傳統(tǒng)串行設(shè)備進(jìn)行更換或者升級(jí)。 本文設(shè)計(jì)的串口服務(wù)器采用嵌入式處理器和Linux操作系統(tǒng)，把現(xiàn)有的基于串行接口的數(shù)據(jù)轉(zhuǎn)化成以太網(wǎng)數(shù)據(jù)，然后進(jìn)行數(shù)據(jù)存取，將傳統(tǒng)的串行數(shù)據(jù)送往網(wǎng)絡(luò)。 論文主要研究了以下內(nèi)容： 第一，在研究串口服務(wù)器網(wǎng)關(guān)工作機(jī)理的基礎(chǔ)上，分析高性能串口網(wǎng)絡(luò)服務(wù)器的功能需求。 第二，基于AT91ARM9200微處理器及LXT971ALE網(wǎng)絡(luò)接口芯片等構(gòu)建嵌入式系統(tǒng)，完成RS232-TCP/IP轉(zhuǎn)換網(wǎng)關(guān)的軟硬件設(shè)計(jì)，實(shí)現(xiàn)最多32路串行終端同時(shí)接入以太網(wǎng)的高性能串口服務(wù)器。 第三，在RH Linux 9.0為ARM處理器提供的交叉開(kāi)發(fā)工具下移植Linux，為嵌入式串口服務(wù)器設(shè)計(jì)服務(wù)器端與客戶端工作模式，同時(shí)設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)參數(shù)的在線配置功能。 第四，在客戶端和服務(wù)器端分別設(shè)計(jì)串口服務(wù)器的基本API函數(shù)，為系統(tǒng)二次開(kāi)發(fā)打下良好的基礎(chǔ)。
標(biāo)簽： ARM 嵌入式 多串口 網(wǎng)絡(luò)服務(wù)器
上傳時(shí)間： 2013-04-24
上傳用戶：mqien
本文研制的數(shù)據(jù)采集器，用于采集導(dǎo)彈過(guò)載模擬試車(chē)臺(tái)的各種參數(shù),來(lái)評(píng)價(jià)導(dǎo)彈在飛行過(guò)程中的性能，由于試車(chē)臺(tái)是高速旋轉(zhuǎn)體，其工作環(huán)境惡劣，受電磁干擾大，而且設(shè)備要求高，如果遇到設(shè)備故障或設(shè)備事故，其損失相當(dāng)巨大，保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上，選用了基于現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的設(shè)計(jì)，其優(yōu)點(diǎn)是FPGA技術(shù)在數(shù)據(jù)采集器中可以進(jìn)行模塊化設(shè)計(jì)，增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性，并且可以將整個(gè)PCM通信系統(tǒng)設(shè)計(jì)成可編程序系統(tǒng)，用戶只要稍加變更程序，則系統(tǒng)的被測(cè)路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場(chǎng)合。并且采用合理的糾錯(cuò)和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過(guò)對(duì)PCM通信的特點(diǎn)研究，研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個(gè)模塊的具體建模與設(shè)計(jì)，系統(tǒng)采用的是FPGA技術(shù)來(lái)實(shí)現(xiàn)數(shù)據(jù)采集和信號(hào)處理，采用VHDL實(shí)現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計(jì)。采用基于NiosII實(shí)現(xiàn)串口通訊，構(gòu)建了實(shí)時(shí)性和準(zhǔn)確性通信網(wǎng)絡(luò)，實(shí)現(xiàn)了數(shù)據(jù)的采集。 測(cè)試數(shù)據(jù)和數(shù)據(jù)采集的實(shí)驗(yàn)結(jié)果證明，采用FPGA技術(shù)實(shí)現(xiàn)PCM信號(hào)的編碼、傳輸、解碼，能夠有較強(qiáng)的抗干擾性、抗噪聲性能好、差錯(cuò)可控、易加密、易與現(xiàn)代技術(shù)結(jié)合，并且誤碼率較低，要遠(yuǎn)遠(yuǎn)優(yōu)于傳統(tǒng)的方法。
標(biāo)簽： FPGA PCM 通信實(shí)現(xiàn) 多路
上傳時(shí)間： 2013-04-24
上傳用戶：com1com2
本課題是江蘇省“十一五”工業(yè)攻關(guān)項(xiàng)目“總線化智能多參數(shù)高精度檢測(cè)及控制儀表開(kāi)發(fā)與產(chǎn)業(yè)化(BE2006090)”。本項(xiàng)目要求多環(huán)境參數(shù)測(cè)控、多總線接口，選擇具有豐富接口的高速處理器作為本項(xiàng)目的核心。為滿足多參數(shù)測(cè)控精度和多網(wǎng)絡(luò)接口通訊可靠性，嵌入式設(shè)計(jì)是應(yīng)用系統(tǒng)的理想選擇。本文所研究的多參數(shù)測(cè)控裝置是以三星公司生產(chǎn)的32位ARM微處理器S3C2410為核心的嵌入式系統(tǒng)，該系統(tǒng)能實(shí)時(shí)地獲取水環(huán)境參數(shù)，為水環(huán)境和多總線接口提供基本的數(shù)據(jù)和控制信息。 本文詳細(xì)地介紹了MODBUS和CAN-BUS總線協(xié)議和通訊原理，闡述了水產(chǎn)養(yǎng)殖幾個(gè)重要環(huán)境參數(shù)一溶解氧、溫度、PH值的檢測(cè)算法原理、以及傳感器調(diào)理電路和溫度、溶解氧的控制策略，進(jìn)行了測(cè)控系統(tǒng)的硬件架構(gòu)和各個(gè)模塊的原理設(shè)計(jì)，實(shí)現(xiàn)了操作系統(tǒng)的移植，編寫(xiě)了驅(qū)動(dòng)程序。在基于QT/E環(huán)境下實(shí)現(xiàn)了系統(tǒng)的測(cè)控和總線通訊部分上層軟件設(shè)計(jì)。提出并實(shí)施了系統(tǒng)測(cè)試方案，成功地完成了測(cè)控系統(tǒng)的硬件、軟件測(cè)試、以及通信功能測(cè)試和現(xiàn)場(chǎng)在線測(cè)試。 本論文的研究開(kāi)發(fā)工作是在實(shí)踐的基礎(chǔ)上完成的，實(shí)驗(yàn)結(jié)果證明該系統(tǒng)充分利用了S3C2410芯片提供的資源，具有高性能、低功耗、低成本的優(yōu)點(diǎn)，在各個(gè)方面的性能比傳統(tǒng)的水環(huán)境參數(shù)測(cè)控系統(tǒng)有很大提高，通過(guò)測(cè)試實(shí)現(xiàn)了預(yù)期的各種功能，完全達(dá)到預(yù)期要求。
標(biāo)簽： ARM 網(wǎng)絡(luò) 環(huán)境 參數(shù)
上傳時(shí)間： 2013-06-28
上傳用戶：zuozuo1215
進(jìn)入20世紀(jì)90年代后，隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點(diǎn)之_是其所具有的目的性或針對(duì)性，即每一套嵌入式系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)都有其特殊的應(yīng)用場(chǎng)合與特定功能，這也是嵌入式系統(tǒng)與通剛的計(jì)算機(jī)系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計(jì)的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性，就可以用最低的成本，最少的時(shí)間，快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計(jì)一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴(kuò)展功能嵌入式系統(tǒng)平臺(tái)，并完成了系統(tǒng)的硬件設(shè)計(jì)和PCI(Peripheral Component Interconnect)橋的固件設(shè)計(jì)。設(shè)計(jì)過(guò)程中采用美國(guó)ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開(kāi)發(fā)了系統(tǒng)的硬件部分。在整個(gè)硬件開(kāi)發(fā)環(huán)節(jié)中，充分采用高速PCB(Printed Circuit Board)的設(shè)計(jì)原則，并進(jìn)行全面的電路仿真試驗(yàn)，保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點(diǎn)，并充分考慮到用戶的需要，擴(kuò)展了多種常用的外部設(shè)備接口以及藍(lán)牙無(wú)線接口等，為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來(lái)本文具體工作如下： 1．完全自主設(shè)計(jì)了具有高擴(kuò)展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開(kāi)發(fā)平臺(tái)。基于該硬件平臺(tái)，可以實(shí)現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無(wú)需對(duì)硬什系統(tǒng)作出大的改變，如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計(jì)實(shí)踐中，總結(jié)出了嵌入式系統(tǒng)硬件平臺(tái)的設(shè)計(jì)原則及設(shè)計(jì)方法。 2．完成了基于CPLD的PCI橋接芯片的同什設(shè)計(jì)，在ARM硬件平臺(tái)上成功擴(kuò)展了PCI設(shè)備，成功解決了ARM處理器和PCI從設(shè)備之間通訊的問(wèn)題。 3．完成了對(duì)所開(kāi)發(fā)的嵌入式系統(tǒng)硬件平臺(tái)的測(cè)試工作，完成了基于AT89C51的PCI測(cè)試卡軟硬件設(shè)計(jì)。基于此測(cè)試卡，可以實(shí)現(xiàn)對(duì)系統(tǒng)中的PCI通訊功能進(jìn)行有效測(cè)試，以保證整個(gè)硬件系統(tǒng)正常、高效、穩(wěn)定地運(yùn)行。本系統(tǒng)的設(shè)計(jì)完成，使其可以作為嵌入式應(yīng)用的二次開(kāi)發(fā)或?qū)嶒?yàn)平臺(tái)，用于工業(yè)產(chǎn)品開(kāi)發(fā)及高校相關(guān)專(zhuān)業(yè)的實(shí)踐教學(xué)。
標(biāo)簽： CPLD ARM 擴(kuò)展 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-05-22
上傳用戶：sztfjm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<optgroup id="gk8qu"></optgroup>