<input id="2cwc6"></input>
隨著國民經(jīng)濟(jì)的發(fā)展和社會的進(jìn)步，人們越來越需要便捷的交通工具，從而促進(jìn)了汽車工業(yè)的發(fā)展，同時汽車發(fā)動機(jī)檢測維修等相關(guān)行業(yè)也發(fā)展起來。在汽車發(fā)動機(jī)檢測維修中，發(fā)動機(jī)電腦(Electronic Control．Unit-ECU)檢測維修是其中最關(guān)鍵的部分。發(fā)動機(jī)電腦根據(jù)發(fā)動機(jī)的曲軸或凸輪軸傳感器信號控制發(fā)動機(jī)的噴油、點火和排氣。所以，維修發(fā)動機(jī)電腦時，必須對其施加正確的信號。目前，許多發(fā)動機(jī)的曲軸和凸輪軸傳感器信號已不再是正弦波和方波等傳統(tǒng)信號，而是多種復(fù)雜波形信號。為了能夠提供這種信號，本文研究并設(shè)計了一種能夠產(chǎn)生復(fù)雜波形的低成本任意波形發(fā)生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發(fā)生器依據(jù)直接數(shù)字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設(shè)計現(xiàn)場可編程門陣列(FPGA)的方案實現(xiàn)頻率合成，擴(kuò)展數(shù)據(jù)存儲器存儲波形的量化幅值(波形數(shù)據(jù))，在微控制單元(MCU)的控制與協(xié)調(diào)下輸出頻率和相位均可調(diào)的信號。 任意波形發(fā)生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統(tǒng)和電源模塊五部分組成。在設(shè)計中采用FPGA芯片EPF10K10QC208-4實現(xiàn)DDFS的硬件算法。波形調(diào)整及濾波由兩級放大電路來完成：第一級對D/A輸出信號進(jìn)行調(diào)整；第二級完成信號濾波及信號幅值和偏移量的調(diào)節(jié)。電源模塊利用三端集成穩(wěn)壓器進(jìn)行電壓值變換，利用極性轉(zhuǎn)換芯片ICL7660實現(xiàn)正負(fù)極性轉(zhuǎn)換。 該任意波形發(fā)生器與通用模擬信號源相比具有：輸出頻率誤差小，分辨率高，可產(chǎn)生任意波形，成本低，體積小，使用方便，工作穩(wěn)定等優(yōu)點，十分適合汽車維修行業(yè)使用，具有較好的市場前景。
標(biāo)簽： FPGA 任意波形發(fā)生器
上傳時間： 2013-05-28
上傳用戶：cylnpy
易于移動，帶有電源線及插頭，可供插接于120V，15–20A 的電源插座的燈具。
標(biāo)簽： 153 UL 標(biāo)準(zhǔn) 移動
上傳時間： 2013-07-22
上傳用戶：yerik
介招用AT8 9 c5 單片機(jī)構(gòu)成微型可鳊程控制器PLc的設(shè)計思路一系統(tǒng)硬件配置和軟件設(shè)計方法，最后給出此微型可鳊程控制器在水塔水位控制中應(yīng)用的實例。
上傳時間： 2013-04-24
上傳用戶：zhangjt
本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語言實現(xiàn)。通過上述設(shè)計實現(xiàn)了“準(zhǔn)單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設(shè)計的數(shù)據(jù)采集器可以和結(jié)構(gòu)類似的上位機(jī)通訊，本課題完成了在上位機(jī)中用VHDL語言實現(xiàn)的通信電路模塊。通過上述兩部分工作，將微處理器、數(shù)據(jù)存儲器、程序存儲器等數(shù)字邏輯電路均集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關(guān)量驅(qū)動芯片。FPGA內(nèi)部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開發(fā)，既可以將實時采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個通用的片上系統(tǒng)設(shè)計可以解決各類系統(tǒng)的應(yīng)用問題，達(dá)到“設(shè)計復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計的更加突出的優(yōu)點是不必更換芯片就可以實現(xiàn)設(shè)計的改進(jìn)和升級，同時也可以降低成本和提高可靠性。
標(biāo)簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-07-12
上傳用戶：a155166
近年來微光、紅外、X光圖像傳感器在軍事、科研、工農(nóng)業(yè)生產(chǎn)、醫(yī)療衛(wèi)生等領(lǐng)域的應(yīng)用越來越為廣泛，但由于這些成像器件自身的物理缺陷，視覺效果很不理想，往往需要對圖像進(jìn)行適當(dāng)?shù)奶幚恚缘玫竭m合人眼觀察或機(jī)器識別的圖像。因此，市場急需大量高效的實時圖像處理器能夠在傳感器后端對這類圖像進(jìn)行處理。而FPGA的出現(xiàn)，恰恰解決了這個問題。 近十年來，隨著FPGA(現(xiàn)場可編程門陣列)技術(shù)的突飛猛進(jìn)，F(xiàn)PGA也逐漸進(jìn)入數(shù)字信號處理領(lǐng)域，尤其在實時圖像處理方面。Xilinx的研究表明，在2000年主要用于DSP應(yīng)用的FPGA的發(fā)貨量，增長了50％；而常規(guī)的DSP大約增長了40％。由于FPGA可無比擬的并行處理能力，使得FPGA在圖像處理領(lǐng)域的應(yīng)用持續(xù)上升，國內(nèi)外，越來越多的實時圖像處理應(yīng)用都轉(zhuǎn)向了FPGA平臺。與PDSP相比，F(xiàn)PGA將在未來統(tǒng)治更多前端(如傳感器)應(yīng)用，而PDSP將會側(cè)重于復(fù)雜算法的應(yīng)用領(lǐng)域。可以說，F(xiàn)PGA是數(shù)字信號處理的一次重大變革。 算法是圖像處理應(yīng)用的靈魂，是硬件得以發(fā)揮其強(qiáng)大功能的根本。”共軛變換”圖像處理方法是一種新型的圖像處理算法，由鄭智捷博士上個世紀(jì)90年代初提出。這種算法使用基元形狀(meta-shape)技術(shù)，而這種技術(shù)的特征正好具備幾何與拓?fù)涞碾p重特性，使得大量不同的基于形態(tài)的灰度圖像處理濾波器可用這種方法實現(xiàn)。該種算法在空域進(jìn)行圖像處理，無需進(jìn)行大量復(fù)雜的算術(shù)運算，算法簡單、快速、高效，易于硬件實現(xiàn)。通過十多年來的實驗與實踐證明，在微光圖像，紅外圖像，X光圖像處理領(lǐng)域，”共軛變換”圖像處理方法確實有其獨特的優(yōu)異性能。本篇論文就針對”共軛變換”圖像處理方法在微光圖像處理領(lǐng)域的應(yīng)用，就如何在FPGA上實現(xiàn)”共軛變換”圖像處理方法展開研究。首先在Matlab環(huán)境下，對常用的圖像增強(qiáng)算法和”共軛變換”圖像處理方法進(jìn)行了比較，并且在設(shè)計制作“FPGA視頻處理開發(fā)平臺”的基礎(chǔ)上，用VHDL實現(xiàn)了”共軛變換”圖像處理方法的基本內(nèi)核并進(jìn)行了算法的硬件實現(xiàn)與效果驗證。此外，本文還詳細(xì)地討論了視頻流的采集及其編碼解碼問題以及I2C總線的FPGA實現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：CHENKAI
相對于JPEG中二維離散余弦變換(2DDCT)來說，在JPEG2000標(biāo)準(zhǔn)中，二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進(jìn)行實時處理圖像的系統(tǒng)中，如數(shù)碼相機(jī)、遙感遙測、衛(wèi)星通信、多媒體通信、便攜式攝像機(jī)、移動通信等系統(tǒng)，需要用芯片實現(xiàn)圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進(jìn)行了研究，但大都只偏重算法研究，對算法硬件實現(xiàn)時的復(fù)雜性考慮較少，對圖像處理的小波變換硬件實現(xiàn)的研究也較少。 本文針對圖像處理的小波變換算法及其硬件實現(xiàn)進(jìn)行了研究。對文獻(xiàn)[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進(jìn)行仔細(xì)分析，提出一種基于提升方式的5/3小波變換適合硬件實現(xiàn)的算法，在MATLAB中仿真驗證了該算法，證明其是正確的。并設(shè)計了該算法的硬件結(jié)構(gòu)，在MATLAT的Simulink中進(jìn)行仿真，對該結(jié)構(gòu)進(jìn)行VHDL語言的寄存器傳輸級(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進(jìn)行驗證通過。本算法與傳統(tǒng)的小波變換的邊界處理方法比較：由于將其邊界延拓過程內(nèi)嵌于小波變換模塊中，使該硬件結(jié)構(gòu)無需額外的邊界延拓過程，減少小波變換過程中對內(nèi)存的讀寫量，從而達(dá)到減少內(nèi)存使用量，降低功耗，提高硬件利用率和運算速度的特點。本算法與文獻(xiàn)[13]提出的算法相比較：無需增加額外的硬件計算模塊，又具有在硬件實現(xiàn)時不改變原來的提升小波算法的規(guī)則性結(jié)構(gòu)的特點。這種小波變換硬件芯片的實現(xiàn)不僅適用于JPEG2000的5/3無損小波變換，當(dāng)然也可用于其它各種實時圖像壓縮處理硬件系統(tǒng)。
上傳時間： 2013-06-13
上傳用戶：jhksyghr
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計是利用FPGA完成一個DDS系統(tǒng)并利用該系統(tǒng)實現(xiàn)模擬信號的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號轉(zhuǎn)換成數(shù)字信號，同時用該數(shù)字信號與一個固定的頻率字累加，形成一個受模擬信號幅度控制的頻率字，從而獲得一個頻率受模擬信號的幅度控制的正弦波，即實現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個系統(tǒng)由VHDL語言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過實際測試，該系統(tǒng)在頻率較低時與理論值完全符合，但在高頻時，受器件速度的限制，波形有較大的失真。
標(biāo)簽： FPGA DDS 數(shù)字化 調(diào)頻
上傳時間： 2013-06-14
上傳用戶：ljt101007
微處理器技術(shù)、傳感器技術(shù)和無線通信技術(shù)的進(jìn)步，推動了無線數(shù)據(jù)采集系統(tǒng)的產(chǎn)生和發(fā)展。數(shù)據(jù)采集技術(shù)廣泛應(yīng)用于雷達(dá)、通信、遙感遙測等領(lǐng)域。在各種信息的獲取中，對高速數(shù)據(jù)采集的需求非常廣泛。隨著測控技術(shù)的發(fā)展，對數(shù)據(jù)采集系統(tǒng)的智能化和網(wǎng)絡(luò)化水平也提出了更高的要求。并且由于通訊網(wǎng)絡(luò)的飛速發(fā)展，移動通信與實際應(yīng)用的結(jié)合使得各種基于GPRS網(wǎng)絡(luò)的無線數(shù)據(jù)傳輸系統(tǒng)成為當(dāng)前遠(yuǎn)距離無線通訊領(lǐng)域最為廣泛的應(yīng)用。本課題將廣泛應(yīng)用的嵌入式控制器引入到數(shù)據(jù)采集系統(tǒng)設(shè)計中，并結(jié)合GPRS優(yōu)秀的網(wǎng)絡(luò)特性，實現(xiàn)了一個低功耗、智能化、網(wǎng)絡(luò)化、軟硬件可根據(jù)具體測量任務(wù)適當(dāng)裁減的無線高速數(shù)據(jù)采集平臺。 本設(shè)計采用32位ARM處理器S3C2410為核心器件，配以FPGA+DDRSDRAM高速數(shù)據(jù)采集模塊，GPRS數(shù)據(jù)通信模塊，在Linux嵌入式操作系統(tǒng)和應(yīng)用軟件的支持下，實現(xiàn)了數(shù)字化高速采集，數(shù)字化無線數(shù)據(jù)網(wǎng)絡(luò)傳輸?shù)默F(xiàn)場數(shù)據(jù)采集系統(tǒng)。該平臺采集的現(xiàn)場數(shù)據(jù)主要為各種傳感器輸出的電壓模擬量。前端數(shù)據(jù)采集模塊的FPGA控制高速AD轉(zhuǎn)換器將輸入的模擬量信號采集后，存儲在由DDRSDRAM構(gòu)成的大容量緩存中，再經(jīng)過嵌入式系統(tǒng)中的微控制器進(jìn)行各種處理，然后將處理結(jié)果保存在ARM系統(tǒng)的SDRAM內(nèi)存，最后通過在ARM系統(tǒng)模塊擴(kuò)展的GPRS模塊，將采集到的數(shù)據(jù)通過GPRS網(wǎng)絡(luò)發(fā)送出去。 IAnux由于其代碼開放性以及強(qiáng)大的網(wǎng)絡(luò)功能等特點，在許多的嵌入式網(wǎng)絡(luò)設(shè)備中有著廣泛應(yīng)用，與其他的嵌入式操作系統(tǒng)相比，具有著更多的優(yōu)勢。因此本課題將其作為硬件平臺的操作系統(tǒng)。基于ARM的嵌入式數(shù)據(jù)采集與處理系統(tǒng)結(jié)構(gòu)清晰、通用性好、可擴(kuò)展性強(qiáng)，可為各種嵌入式應(yīng)用提供一套完整的硬、軟件解決方案，在工業(yè)測量與控制領(lǐng)域具有較為廣闊的應(yīng)用前景。
標(biāo)簽： ARM_Linux 無線數(shù)據(jù) 采集系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：xlcky
視頻監(jiān)控系統(tǒng)是一個集計算機(jī)的交互性、多媒體信息的綜合性、通信的分布性和監(jiān)控的實時性等技術(shù)于一體的綜合系統(tǒng)。隨著網(wǎng)絡(luò)帶寬，計算機(jī)處理能力和存儲容量的快速提高，以及各種實用視頻處理技術(shù)的出現(xiàn)，視頻監(jiān)控進(jìn)入了全數(shù)字化的網(wǎng)絡(luò)時代。視頻監(jiān)控系統(tǒng)的核心功能主要包括兩大部分，一是視頻圖像采集和壓縮處理，一是圖像數(shù)據(jù)的傳輸。系統(tǒng)的主要硬件模塊分為監(jiān)控終端和監(jiān)控控制終端兩個部分。 本文設(shè)計并實現(xiàn)了一種基于ARM和嵌入式Linux的視頻監(jiān)控系統(tǒng)，該系統(tǒng)主要實現(xiàn)了視頻圖像的采集壓縮和圖像數(shù)據(jù)流基于RTP協(xié)議的傳輸。本系統(tǒng)的核心硬件平臺采用韓國SamSung公司的S3C2410微處理器，ARM端作為視頻監(jiān)控終端，PC機(jī)作為監(jiān)控控制終端。ARM端主要承載了圖像采集、編碼和對圖像數(shù)據(jù)進(jìn)行RTP打包并傳輸?shù)墓δ埽琍C端主要承載的功能是圖像數(shù)據(jù)的接收、顯示和對監(jiān)控終端的控制、訪問。 在視頻圖像采集和壓縮處理部分，利用Video for Linux提供的接口函數(shù)，實現(xiàn)了利用攝像頭采集圖像的過程，并設(shè)計實現(xiàn)了V4L視頻采集及壓縮模塊，設(shè)計了系統(tǒng)JEPG圖像采集和壓縮模塊和MPEG-4圖像采集和壓縮模塊的具體編程流程和實現(xiàn)過程，并實現(xiàn)了基于這兩種編碼方式的視頻壓縮。用Visual C++實現(xiàn)了用戶控制終端，可對應(yīng)JPEG和MPEG-4兩種編碼方式進(jìn)行解碼并顯示。 在圖像數(shù)據(jù)的傳輸部分，系統(tǒng)采用了RTP協(xié)議作為視頻數(shù)據(jù)流傳輸協(xié)議，并實現(xiàn)了視頻數(shù)據(jù)在局域網(wǎng)內(nèi)的實時性傳輸。移植了現(xiàn)在比較常用的JRTPLIB源碼庫，為RTP的實現(xiàn)提供了可調(diào)用的庫函數(shù)，按照MPEG-4數(shù)據(jù)流的RTP封裝格式和流程，設(shè)計實現(xiàn)了RTP編程。 最后對系統(tǒng)的功能和性能進(jìn)行了測試。測試結(jié)果顯示MPEG-4在保證與JPEG相當(dāng)?shù)膱D像質(zhì)量時，大大減少了傳輸?shù)臄?shù)據(jù)量。同時，使用RTP協(xié)議進(jìn)行傳輸，保證了系統(tǒng)的實時性，也保證了圖像的傳輸質(zhì)量。
標(biāo)簽： ARMLinuz 視頻監(jiān)控 系統(tǒng)設(shè)計
上傳時間： 2013-07-12
上傳用戶：wzr0701
DeviceNet現(xiàn)場總線標(biāo)準(zhǔn)作為工業(yè)現(xiàn)場總線的國際標(biāo)準(zhǔn)，其開放性和先進(jìn)性得到了廣泛關(guān)注和充分肯定。開發(fā)符合DeviceNet現(xiàn)場標(biāo)準(zhǔn)的自動化產(chǎn)品意義重大，也是必要的。 文中從現(xiàn)場通用的老式串口（RS232和RS485）與新興DeviceNet網(wǎng)絡(luò)的兼容問題以及模擬量，數(shù)字量和多種總線等多功能的一體化問題為出發(fā)點，以Atmel的32位ARM7高速處理器為開發(fā)平臺，充分發(fā)揮其處理高速和功能多樣的優(yōu)勢，同時結(jié)合DeviceNet現(xiàn)場總線高效和診斷的優(yōu)點，開發(fā)了一個帶8路數(shù)字量輸入，8數(shù)字量輸出，4路模擬量輸入以及RS232為底層自定義協(xié)議串口，RS485為底層的在線可配置Modbus協(xié)議的DevciceNet一體化通訊網(wǎng)關(guān)。 最后文中還利用雙口RAM的協(xié)同處理能力，構(gòu)成雙CPU處理能力的結(jié)構(gòu)，將avr162的8位處理器處理PROFIBUS總線數(shù)據(jù)，而將32位的ARM7處理器處理DeviceNet總線數(shù)據(jù)。文中特別從系統(tǒng)硬件開發(fā)和軟件開發(fā)兩方面加以闡述，并結(jié)合OMRON PLC主站測試系統(tǒng)，最終成功給于測試。 為了便于讀者理解和文章的完整性，本文首先對DeviceNet現(xiàn)場總線標(biāo)準(zhǔn)做了簡單介紹；后根據(jù)DeviceNet標(biāo)準(zhǔn)對所需求的產(chǎn)品的進(jìn)行總體設(shè)計，以及相應(yīng)的DeviceNet網(wǎng)關(guān)的硬件和軟件的設(shè)計和開發(fā)。最后，搭建了DeviceNet-Modbus測試系統(tǒng)和DeviceNet-PROFIBUS DP兩套測試系統(tǒng)對所開發(fā)產(chǎn)品進(jìn)行的了功能測試。本課題按照預(yù)期設(shè)計思想完成了DeviceNet多功能網(wǎng)關(guān)的軟硬件的開發(fā)，并將系統(tǒng)程序下載到處理器中，在測試平臺下能夠長時間的正常運行，達(dá)到了期望效果。
上傳時間： 2013-04-24
上傳用戶：huangzchytems
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
