在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。
上傳時間： 2013-06-10
上傳用戶：01010101
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-05-28
上傳用戶：koulian
回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中，都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同，本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。 傳統回波抵消器主要是基于通用DSP處理器實現的，這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經不能滿足系統高速、實時的需要。現代大容量、高速度的FPGA的出現，克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法，并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法，并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G．168的標準和建議，對設計進行了大量的主、客測試，各項測試結果均達到或優于G．168的要求。
上傳時間： 2013-06-23
上傳用戶：123啊
視頻監控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中，經常需要對多路視頻信號進行實時監控，如果每一路視頻信號都占用一個監視器屏幕，則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示，是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計；系統采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數字電路集成在一起，電路結構簡潔，具有較好的穩定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數據提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后，根據畫面分割需要進行視頻圖像數據抽取，并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后，按照數字視頻圖像的數據格式，將四路視頻圖像合成一路編碼輸出，實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態配置等方法，實現四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統集成度，并可根據系統需要修改設計和進一步擴展功能，同時提高了系統的靈活性。
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
本文從工程設計和應用出發,根據某機載設備直接序列擴頻(DS-SS)接收機聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關解擴電路的指標要求,提出了基于FPGA器件的中頻數字相關解擴器的替代設計方案,通過理論分析、軟件仿真、數學計算、電路設計等方法和手段,研制出了滿足使用環境要求的工程化的中頻數字相關器,經過主要性能參數的測試和環境溫度驗證試驗,并在整機上進行了試驗和試用,結果表明電路性能指標達到了設計要求。對工程應用中的部分問題進行了初步研究和分析,其中較詳細地分析了SAW卷積器、SAW.P.TDL以及中頻數字相關器在BPSK直擴信號相關解擴時的頻率響應特性。 論文的主要工作在于： (1)根據某機載設備擴頻接收機基于SAW.P.TDL的中頻解擴電路要求,進行理論分析、電路設計、軟件編程,研制基于FPGA器件的中頻數字相關器,要求可在擴頻接收機中原位替代原SAW相關解擴電路； (2)對中頻數字相關器的主要性能參數進行測試,進行了必要的高低溫等環境試驗,確定電路是否達到設計指標和是否滿足高低溫等環境條件要求； (3)將基于FPGA的中頻數字相關器裝入擴頻接收機,與原SAW.P.TDL中頻解擴電路置換,確定與接收機的電磁兼容性、與中放電路的匹配和適應性,測試整個擴頻接收機的靈敏度、動態范圍、解碼概率等指標是否滿足接收機模塊技術規范要求； (4)將改進后的擴頻接收機裝入某機載設備,測試與接收機相關的性能參數,整機進行高低溫等主要環境試驗,確定電路變化后的整機設備各項指標是否滿足其技術規范要求； (5)通過對基于FPGA的中頻數字相關器與SAW.P.TDL的主要性能參數進行對比測試和分析,特別是電路對頻率偏移響應特性的對比分析,從而得出初步的結論。
上傳時間： 2013-06-22
上傳用戶：徐孺
回波消除器廣泛應用于公用電話交換網(PSTN)、移動通信系統和視頻電話會議系統等多種語音通信領域。在PSTN系統中，由于線路阻抗不匹配，遠端語音信號通過混合線圈時產生一定泄漏，一部分信號又傳回遠端，產生線路回波，回波的存在會嚴重影響語音通信質量。本文主要針對線路回波進行研究，設計并實現了滿足實用要求的基于FPGA平臺的回波消除器。 首先，對回波產生原理和目前幾種常用回波消除算法進行了分析，在研究自適應回波消除器的各個模塊，特別是深入分析各種自適應濾波算法和雙講檢測算法，綜合考慮各種算法的運算復雜度和性能的情況下，這里采用NLMS算法實現自適應回波消除器。針對傳統雙講檢測算法在近端語音幅度較低情況下容易產生誤判的情況，給出一種基于子帶濾波器組的改進雙講檢測算法。 本文首先使用C語言實現回波消除器的各個模塊，其中包括自適應濾波器、遠端檢測、雙講檢測、非線性處理和舒適噪聲產生模塊。經過仿真測試，相關模塊算法能夠有效提高回波消除器性能。在此基礎上，本文使用硬件描述語言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺上實現各功能模塊，并通過模塊級和系統級功能仿真以及時序仿真驗證，最終在現場可編程門陣列(Field Programmable Gate Arrav，FPGA)平臺上實現回波消除系統。本文詳細闡述了基于FPGA的設計流程與設計方法，并描述了自適應濾波器、基于分布式算法FIR濾波器、除法器和有限狀態機的設計過程。 根據ITU-T G.168標準提出的測試要求，本文塒基于FPGA設計實現的自適應回波消除系統進行大量主客觀測試。經過測試，各項性能指標均達到或超過G.168標準的要求，具有良好的回波消除效果。
上傳時間： 2013-06-18
上傳用戶：qwe1234
隨著人們對無線通信需求和質量的要求越來越高，無線通信設備的研發也變得越來越復雜，系統測試在整個設備研發過程中所占的比重也越來越大。為了能夠盡快縮短研發周期，測試人員需要在實驗室模擬出無線信道的各種傳播特性，以便對所設計的系統進行調試與測試。無線信道仿真器是進行無線通信系統硬件調試與測試不可或缺的儀器之一。 本文設計的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進算法，使用Altera公司的StratixⅡ EP2S180模擬實現了頻率選擇性衰落信道。信道仿真器實現了四根天線數據的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個反射體構成，每根天線可分辨路徑和反射體的數目可以獨立配置。通過對每個反射體初始角度和初始相位的設置，并且保證反射體的角度和相位是均勻分布的隨機數，可以使得同一條路徑不同反射體之間的非相關特性，得到的多徑傳播信道是一個離散的廣義平穩非相關散射模型(WSSUS)。無線信道仿真器模擬了上行數據傳輸環境，上行數據由后臺產生后儲存在單板上的SDRAM中。啟動測試之后，上行數據在CPU的控制下通過信道仿真器，然后送達基帶處理板解調，最后測試數據的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協議中對通信設備測試的要求和無線信道自身的特點，完成了對無線信道仿真器系統設計方案的吸收和修改。 其次，針對FPGA內部資源結構，研究了信道仿真器FPGA實現過程中的困難和資源的消耗，進行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發、仿真、綜合和板上調試；完成了FPGA和后臺軟件的聯合調試；完成了兩天線到四天線的改版工作，使FPGA內部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設計之后，對無線信道仿真器的測試根據3GPP TS 25.141 V6.13.0協議中的要求進行，即在數據誤塊率(BLER)一定的情況下，對不同信道傳播環境和不同傳輸業務下的信噪比(Eb/No)進行測試，單天線和多天線的測試結果符合協議中規定的信噪比(Eb/No)的要求。
上傳時間： 2013-04-24
上傳用戶：小楊高1
隨著數字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式，在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來，集成電路和數字通信技術飛速發展，FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片，在電子設計行業深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現對四路I/Q信號的調制，輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準，并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理，其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計，其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發，其中主要包括I2C接口實現，ASI到SPI的轉換，信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間： 2013-07-05
上傳用戶：leehom61
本文將高效數字調制方式QAM和軟件無線電技術相結合，在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。 論文對16QAM軟件實現的基礎理論，帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析；深入研究了軟件無線電核心技術數字下變頻原理和其實現結構；對CIC、半帶等高效數字濾波器原理結構和性能作了研究；16QAM調制和解調系統設計采用自項向下設計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入；對系統調試采用了算法仿真和在系統實測調試相結合方法。 論文首先對16QAM調制解調算法進行系統級仿真，并對實現的各模塊的可行性仿真驗證，在此基礎上，完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊；解調器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現了16QAM調制器；給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。
上傳時間： 2013-07-29
上傳用戶：hwl453472107
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
