本文簡單探討了verilog HDL設計中的可綜合性問題，適合HDL初學者閱讀 用組合邏輯實現(xiàn)的電路和用時序邏輯實現(xiàn)的 電路要分配到不同的進程中。 不要使用枚舉類型的屬性。 Integer應加范圍限制。 通常的可綜合代碼應該是同步設計。 避免門級描述，除非在關鍵路徑中。
上傳時間： 2013-10-21
上傳用戶：smallfish
PCB的可制造性與可測試性，很詳細的pcb學習資料。
上傳時間： 2014-06-22
上傳用戶：熊少鋒
PCB設計要點 一.PCB工藝限制 1）線 一般情況下，線與線之間和線與焊盤之間的距離大于等于13mil，實際應用中，條件允許時應考慮加大距離；布線密度較高時，可考慮但不建議采用IC腳間走兩根線，線的寬度為10mil，線間距不小于10mil。特殊情況下，當器件管腳較密，寬度較窄時，可按適當減小線寬和線間距。 2）焊盤 焊盤與過渡孔的基本要求是：盤的直徑比孔的直徑要大于0.6mm；例如，通用插腳式電阻、電容和集成電路等，采用盤/孔尺寸 1.6mm/0.8mm（63mil/32mil），插座、插針和二極管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。實際應用中，應根據(jù)實際元件的尺寸來定，有條件時，可適當加大焊盤尺寸；PCB板上設計的元件安裝孔徑應比元件管腳的實際尺寸大0.2～0.4mm左右。 3）過孔 一般為1.27mm/0.7mm(50mil/28mil)；當布線密度較高時，過孔尺寸可適當減小，但不宜過小，可考慮采用1.0mm/0.6mm(40mil/24mil)。 二.網(wǎng)表的作用 網(wǎng)表是連接電氣原理圖和PCB板的橋梁。是對電氣原理圖中各元件之間電氣連接的定義，是從圖形化的原理圖中提煉出來的元件連接網(wǎng)絡的文字表達形式。在PCB制作中加載網(wǎng)絡表，可以自動得到與原理圖中完全相
標簽： PCB
上傳時間： 2014-12-03
上傳用戶：LP06
EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產(chǎn)品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發(fā)領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統(tǒng)復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優(yōu)化設計，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關系（網(wǎng)表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結果，在進行較復雜的設計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。 如果設計的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發(fā)環(huán)境中完成整個設計流程。如果要進行復雜系統(tǒng)的設計，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設計流程。
上傳時間： 2013-11-19
上傳用戶：wxqman
1,電路板插件，浸錫，切腳的方法 1.制板(往往找專門制板企業(yè)制作，圖紙由自己提供)并清潔干凈。 2.插橫插、直插小件，如1/4W的電阻、電容、電感等等貼近電路板的小尺寸元器件。 3.插大、中等尺寸的元器件，如470μ電解電容和火牛。 4.插IC，如貼片IC可在第一步焊好。 原則上來說將元器件由低至高、由小至大地安排插件順序，其中高低原則優(yōu)先于水平尺寸原則。 若手工焊接，則插件時插一個焊一個。若過爐的話直接按錫爐操作指南操作即可。 切腳可選擇手工剪切也可用專門的切腳機處理，基本工藝要求就是剛好將露出錫包部分切除即可。 若你是想開廠進行規(guī)模生產(chǎn)的話，那么還是建議先熟讀掌握相關國家和行業(yè)標準為好，否則你辛苦做出的產(chǎn)品會無人問津的。而且掌握標準的過程也可以幫助你對制作電路板流程進行制訂和排序。 最后強烈建議你先找個電子廠進去偷師一番，畢竟眼見為實嘛。
上傳時間： 2013-11-14
上傳用戶：asdfasdfd
提出了基于雜交粒子群優(yōu)化算法的分布式可再生能源并網(wǎng)的無功優(yōu)化算法，從網(wǎng)損和靜態(tài)電壓穩(wěn)定裕度兩個角度出發(fā)，構建了含分布式發(fā)電系統(tǒng)的配電網(wǎng)無功優(yōu)化的數(shù)學模型。在美國PG＆E 69節(jié)點配電系統(tǒng)上進行效驗。結果表明，該算法收斂性好、精度高；分布式電源并網(wǎng)后能有效降低系統(tǒng)的有功網(wǎng)損，提高電壓穩(wěn)定性，對分布式電源并網(wǎng)運行具有一定的參考價值。
上傳時間： 2014-12-24
上傳用戶：playboys0
開關電源并聯(lián)系統(tǒng)中往往存在兩個并聯(lián)電源性能參數(shù)不同甚至差異較大的情況，因此不能采用傳統(tǒng)的并聯(lián)均流方案來平均分攤電流，這就需要按各個電源模塊的輸出能力分擔輸出功率。基于這種靈活性的需要，本設計在采用主從設置法設計并聯(lián)均流開關電源的基礎上新增加了單片機控制模塊，實現(xiàn)了分流比可任意調(diào)節(jié)、各模塊電流可實時監(jiān)控的半智能化并聯(lián)開關電源系統(tǒng)。實測結果表明，該并聯(lián)開關電源系統(tǒng)分流比設置誤差小于0.5%，具有總過流和單路過流保護功能。
上傳時間： 2014-12-24
上傳用戶：guojin_0704
DC轉(zhuǎn)DC直流輸出可調(diào)穩(wěn)壓模塊
標簽： 直流 輸出可調(diào) 穩(wěn)壓模塊
上傳時間： 2013-12-01
上傳用戶：dudu1210004
LM317可調(diào)穩(wěn)壓模塊資料
標簽： 317 LM 可調(diào)穩(wěn)壓 模塊
上傳時間： 2013-11-04
上傳用戶：gai928943
基于LM317和LM337的正負可調(diào)電源由正負3到正負10伏，本人在短學期實現(xiàn)過絕對好使
標簽： LM 317 337 可調(diào)直流穩(wěn)
上傳時間： 2013-11-11
上傳用戶：Bunyan
