亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

口譯

  • FPGA串口協(xié)議程序.rar

    FPGA串口協(xié)議程序(VHDL語言實(shí)現(xiàn)),利用串口調(diào)試助手

    標(biāo)簽: FPGA 串口協(xié)議 程序

    上傳時(shí)間: 2013-07-10

    上傳用戶:zhyiroy

  • 玩轉(zhuǎn)51單片機(jī)的串口通訊.rar

    玩轉(zhuǎn)51單片機(jī)的串口通訊.pdf玩轉(zhuǎn)51單片機(jī)的串口通訊.pdf

    標(biāo)簽: 51單片機(jī) 串口通訊

    上傳時(shí)間: 2013-05-18

    上傳用戶:jjq719719

  • FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).rar

    現(xiàn)場可編程門陣列(FPGA,F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種,它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展,設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設(shè)計(jì)周期盡可能短,最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片,并且立即投入實(shí)際應(yīng)用之中?,F(xiàn)在,F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路,并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能,在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路??傮w而言,可選的I/O資源的特性包括:IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn),該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng),目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊;同時(shí)針對以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn),要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路,與單端標(biāo)準(zhǔn)比較,LVDS具有很多優(yōu)點(diǎn): (1)LVDS傳輸?shù)男盘枖[幅小,從而功耗低,一般差分線上電流不超過4mA,負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小,從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化,單端信號擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化,也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開發(fā)軟件ISE,設(shè)計(jì)完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu),它有靈活的可配置性和出色的適應(yīng)能力,能支持大量的I/O標(biāo)準(zhǔn),其中包括單端標(biāo)準(zhǔn),也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征,這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級的設(shè)計(jì),為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗(yàn)證,性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

    標(biāo)簽: FPGA 標(biāo)準(zhǔn) 可編程

    上傳時(shí)間: 2013-05-15

    上傳用戶:shawvi

  • ISP并口燒寫軟件.rar

    51單片機(jī)綜合學(xué)習(xí)系統(tǒng) ISP并口燒寫軟件

    標(biāo)簽: ISP 并口 燒寫

    上傳時(shí)間: 2013-07-25

    上傳用戶:Neoemily

  • labview串口控制程序.rar

    labview串口控制程序.rar labview串口控制程序.rar labview串口控制程序.rar

    標(biāo)簽: labview 串口控制 程序

    上傳時(shí)間: 2013-08-05

    上傳用戶:1427796291

  • FPGA可配置端口電路的設(shè)計(jì).rar

    可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐,它有諸多功能:芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出),電壓之間的轉(zhuǎn)換,對外圍芯片的驅(qū)動(dòng),完成對芯片的測試功能以及對芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法,依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理,運(yùn)用Cadence的設(shè)計(jì)軟件,結(jié)合華潤上華0.5μm的工藝庫,設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容: 1.基于端口電路信號寄存器的采集和輸出方式,本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7],并完成了Verilog XL和Hspiee的功能和時(shí)序仿真,且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機(jī)轉(zhuǎn)換的控制,對16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點(diǎn),設(shè)計(jì)了一款邊界掃描電路,并運(yùn)用Verilog XL和Hspiee對它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對芯片電路測試設(shè)計(jì)的要求。 4.對于端口電路來講,有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能,為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實(shí)現(xiàn)以上的功能,并運(yùn)用Verilog XL和Hspiee對它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對于0.5μm的工藝而言,輸入端口的電壓通常是3.3V和5V,為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點(diǎn)電壓,將端口電路設(shè)計(jì)成3.3V和5V兼容的電路,通過仿真性能上已完全達(dá)到這一要求。此外,在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路,這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi),具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明:在實(shí)現(xiàn)TTL高電平輸出時(shí),最大的驅(qū)動(dòng)電流達(dá)到170mA,而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8];同樣,在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比,在延時(shí)和面積以及功耗略大的情況下,本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能,且驅(qū)動(dòng)能力更加強(qiáng)大。

    標(biāo)簽: FPGA 可配置 端口

    上傳時(shí)間: 2013-07-20

    上傳用戶:頂?shù)弥?/p>

  • 串口調(diào)試助手用戶手冊

    TKS_COM串口調(diào)試助手在具備一般串口調(diào)試助手功能的同時(shí)增加了對多串口的實(shí)時(shí)監(jiān)控、橋接、多播和數(shù)據(jù)過濾等功能。

    標(biāo)簽: 串口 調(diào)試助手 用戶手冊

    上傳時(shí)間: 2013-04-24

    上傳用戶:dct灬fdc

  • 基于LabVIEW與單片機(jī)串口的信號處理的研究

    基于LabVIEW與單片機(jī)串口的信號處理的研究:介紹了一種利用單片機(jī)采集數(shù)據(jù),LabVIEW作為開發(fā)平臺,二者之間通過串口實(shí)現(xiàn)數(shù)據(jù)通信的數(shù)據(jù)采集系統(tǒng),利用LabVIEW的圖形環(huán)境進(jìn)行頻譜分析。通

    標(biāo)簽: LabVIEW 單片機(jī)串口 信號處理

    上傳時(shí)間: 2013-06-24

    上傳用戶:xjz632

  • 基于labview的單片機(jī)串口溫度采集系統(tǒng)設(shè)計(jì).rar

    系統(tǒng)利用DSl8B20數(shù)字溫度傳感器和STC公司的STC89C52單片機(jī)設(shè)計(jì)成智能溫度采集模塊,采集環(huán)境溫度,將測得數(shù)據(jù)經(jīng)串口傳送給計(jì)算機(jī)。創(chuàng)新之處是采用虛擬儀器技術(shù),利用LabVlEW軟件編寫相應(yīng)上位機(jī)軟件,控制采集模塊進(jìn)行溫度采集,串口的數(shù)據(jù)傳輸,然后對數(shù)據(jù)處理和顯示。

    標(biāo)簽: labview 單片機(jī)串口 溫度采集

    上傳時(shí)間: 2013-04-24

    上傳用戶:kristycreasy

  • 帶CRC串口調(diào)試助手

    帶CRC串口調(diào)試助手,應(yīng)用于各種數(shù)據(jù)通訊檢測與調(diào)試

    標(biāo)簽: CRC 串口 調(diào)試助手

    上傳時(shí)間: 2013-04-24

    上傳用戶:gaoxiaonea

主站蜘蛛池模板: 五峰| 台东县| 南部县| 怀仁县| 徐州市| 峨边| 东兴市| 弋阳县| 孝昌县| 福贡县| 荥经县| 枣阳市| 岢岚县| 三原县| 启东市| 渭南市| 图们市| 格尔木市| 福贡县| 南通市| 肇东市| 莎车县| 砀山县| 嫩江县| 新河县| 惠水县| 吴堡县| 济宁市| 防城港市| 万荣县| 屯门区| 万安县| 华宁县| 敖汉旗| 江陵县| 繁峙县| 长葛市| 罗定市| 涞水县| 大埔区| 桓仁|