VHDL語言編寫的FIR濾波器源碼\r\n對于嵌入式設(shè)計者有很好的指導(dǎo)作用\r\n
標(biāo)簽： VHDL FIR 語言 編寫
上傳時間： 2013-09-03
上傳用戶：kaje
cpld,非常好用的源碼.可以為你帶來方便.
標(biāo)簽： cpld 源碼
上傳用戶：墻角有棵樹
實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計源碼
標(biāo)簽： CPLD CCD 采集 系統(tǒng)設(shè)計
上傳時間： 2013-09-04
上傳用戶：zhuyibin
51單片機(jī)系統(tǒng)擴(kuò)展超大容量存儲器接口設(shè)計的cpld源碼。
標(biāo)簽： cpld 51單片機(jī) 系統(tǒng)擴(kuò)展 大容量存儲器
上傳用戶：neu_liyan
DDS在現(xiàn)在運(yùn)用月來越廣泛，在相對帶寬、頻率轉(zhuǎn)換時間、相位連續(xù)性、正交輸出、高分辨力以及集成化等方面都遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號源的性能。利用DDS技術(shù)可以很方便地實(shí)現(xiàn)多種信號。在FPGA上實(shí)現(xiàn)的DDS
標(biāo)簽： DDS
上傳時間： 2013-09-05
上傳用戶：qwer0574
VERILOG HDL 實(shí)際工控項(xiàng)目源碼\r\n開發(fā)工具 altera quartus2
標(biāo)簽： VERILOG HDL 工控 項(xiàng)目
上傳用戶：youmo81
完整的FPGA連接圖和調(diào)試源碼，圖是DSN格式，但可以直接拖進(jìn)PROTEL里打開。
標(biāo)簽： FPGA 連接 調(diào)試 源碼
上傳時間： 2013-09-06
上傳用戶：lhc9102
99se精彩教程.想不學(xué)會都難
標(biāo)簽： 99 se 教程
上傳時間： 2013-09-10
上傳用戶：JasonC
ARM7仿真源碼，原理圖，帶UCOSII的系統(tǒng)哦，，，好幾個啊。。。。。。。。。。。。。。。
標(biāo)簽： ARM7 仿真 源碼
上傳時間： 2013-09-25
上傳用戶：shen1230
文中介紹一種基于DDFS（直接頻率合成）技術(shù)的可編程音頻儀器測試信號源設(shè)計。該系統(tǒng)采用單片機(jī)作為控制器，以FPGA（現(xiàn)場可編程門陣列）作為信號源的主要平臺，利用DDFS技術(shù)產(chǎn)生一個按指數(shù)衰減的頻率可調(diào)正弦衰減信號。測試結(jié)果表明，該系統(tǒng)產(chǎn)生的信號其幅度可以按指數(shù)規(guī)律衰減；其頻率可以在1～4 KHz頻率范圍內(nèi)按1 Hz步長步進(jìn)。可以方便的用于測試音頻儀器設(shè)備的放大和濾波性能。
標(biāo)簽： DDFS 程控 測試信號源 音頻儀器
上傳時間： 2013-11-20
上傳用戶：909000580
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<button id="u0qck"></button>
