小弟撰寫的類神經pca對圖片的壓縮與解壓縮,對來源圖片training過後,可使用該張圖像的特性(eigenvalue和eigenvetex)來對別張圖解壓縮,非常有趣的方式,再設定threashold時注意時值不要過大,因為這牽涉inverse matrex的計算.
標簽： eigenvalue eigenvetex threashol training
上傳時間： 2015-12-02
上傳用戶：wpwpwlxwlx
IEEE協會，最爲代表的IEEE_CAS2008會議上關於LDPC的最新文章
標簽： IEEE
上傳時間： 2013-12-24
上傳用戶：dapangxie
續。。。IEEE協會，最爲代表的IEEE_CAS2008會議上關於LDPC的最新文章
標簽： IEEE
上傳時間： 2014-01-24
上傳用戶：qb1993225
Programming the Microsoft Windows driver model繁中版 透過Windows驅動程式的權威們專業的協助，學習如何使用簡易的方式來撰寫Windows驅動程式。 Microsoft WDM支援隨插即用（PnP）功能，提供了電源管理能力，並詳述撰寫驅動程式/迷你驅動程式的方法。這本由長時間接觸裝置驅動程式的專家Walter Oney 與Windows核心小組共同合作的書提供了大量很實用的例子、圖表、建議，並一行一行分析範例的程式碼，好讓您能夠清楚了解實際上在撰寫驅動程式時所會發生的問題。另外亦更新了Windows XP及Windows 2000的最新驅動程式技術，又告訴您如何除錯。
標簽： Windows Programming Microsoft driver
上傳時間： 2014-01-19
上傳用戶：cjl42111
臺灣成功大學的關于無人機自動駕駛控制的論文集(1) 這包共4篇，分別為： 無人飛機速度控制器設計與實現 無人飛行船自主性控制設計與實現 無人飛行載具導引飛控整合自動駕駛儀參數選取之研究 無人飛行載具導引飛控之軟體與硬體模擬
標簽： lunwen
上傳時間： 2013-08-03
上傳用戶：luominghua
開關電源基本原理與設計介紹，臺達的資料，很好的
上傳時間： 2013-04-24
上傳用戶：cursor
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設計教學文件
標簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時間： 2013-08-20
上傳用戶：lchjng
特點： 精確度0.1%滿刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計 尺寸小,穩定性高
上傳時間： 2014-12-23
上傳用戶：ydd3625
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
