隨著計算機技術、通信技術、集成電路技術和控制技術的發展,傳統的工業控制領域正經歷著一場前所未有的變革,開始向網絡化方向發展。本文即從未來工業控制網絡發展的需要出發,設計并實現了以S3C2410微處理器為核心的嵌入式網絡控制器。 本文以S3C2410-32 位微處理為核心,設計并實現了具有1路以太網接口、1路 USB Host 接口、1路USB Device 接口、3路RS232串口、1個CAN總線擴展卡、1個RS485擴展卡、1個RS422擴展卡使用、8路A/D、1路D/A、4路 PWM、一個 240×320TFT LCD 顯示觸摸屏的功能強大的嵌入式網絡控制器。并在此基礎上,結合嵌入式操作系統Windows CE建立了一個嵌入式軟件開發平臺。 在深入研究和分析CANopen協議的基礎上,實現了基于Windows CE 的嵌入式 CANopen 協議棧,大大提高了嵌入式網絡控制器在現場總線上的通信和控制能力,為新型的網絡控制算法研究提供了實驗平臺。在探討了TCP/IP協議的基礎上研究了基于 Windows CE 的嵌入式 TCP/IP 協議棧,掌握了Windows CE 平臺的網絡 Socket 通信編程,使控制器能夠通過以太網接到Intranet或Intemet上。 在完成嵌入式網絡控制器硬件與軟件設計的基礎上,將控制器應用到了網絡化的嵌入式數控系統的中央數控單元中,實現數控系統等數控設備小型化、網絡化和集成化的需要。并以此為基礎,結合計算機控制實驗室建設,構建了三層(信息層、控制層和設備層)工業網絡實驗平臺,實現了實驗室設備真正的網絡互連,為網絡控制研究提供了一個高性能的平臺。
上傳時間: 2013-06-10
上傳用戶:hzy5825468
第三代移動通信系統及技術是目前通信領域的研究熱點。本系統采用了第三代移動通信系統的部分關鍵技術,采用直接序列擴頻方式實現多路寬帶信號的碼分復用傳輸。在系統設計中,我們綜合考慮了系統性能要求,功能實現復雜度與系統資源利用率,選擇了并行導頻體制、串行滑動相關捕獲方式、延遲鎖相環跟蹤機制、導頻信道估計方案和相干解擴方式,并在Quartus軟件平臺上采用VHDL語言,在FPGA芯片CycloneEP1C12Q240C8上完成了系統設計。通過對硬件測試板的測試表明文中介紹的方案和設計方法是可行和有效的。并在測試的基礎上對系統提出了改進意見。
上傳時間: 2013-06-27
上傳用戶:fzy309228829
隨著集成電路頻率的提高和多核時代的到來,傳統的高速電互連技術面臨著越來越嚴重的瓶頸問題,而高速下的光互連具有電互連無法比擬的優勢,成為未來電互連的理想替代者,也成為科學研究的熱點問題。目前,由OIF(Optical Intemetworking Forum,光網絡論壇)論壇提出的甚短距離光互連協議,主要面向主干網,其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要,因此,研究定制一種適用于板級、芯片級的光互連協議具有非常重要的研究意義。 本論文將協議功能分為數據鏈路層和物理層來設計,鏈路層功能包括了協議原語設計,數據幀格式和數據傳輸流程設計,流量控制機制設計,協議通道初始化設計,錯誤檢測機制設計和空閑字符產生、時鐘補償方式設計;物理層功能包含了數據的串化和解串功能,多通道情況下的綁定功能,數據編解碼功能等。 然后,文章采用FPGA(Field Programmable Gate Array,現場可編程門陣列)技術實現了定制協議的單通道模式。重點是數據鏈路層的實現,物理層采用定制具備其功能的IP(Intellectual Property,知識產權)——RocketIO來實現。實現的過程中,采用了Xilinx公司的ISE(Integrated System Environment,集成開發環境)開發流程,使用的設計工具包括:ISE,ModelSim,Synplify Pro,ChipScope等。 最后,本文對實現的協議進行了軟件仿真和上扳測試,訪真和測試結果表明,實現的單通道模式,支持的最高串行頻率達到3.5GHz,完全滿足了光互連驗證系統初期的要求,同時由RocketIO的高速串行差分口得到的眼圖質量良好,表明對物理層IP的定制是成功的。
上傳時間: 2013-06-28
上傳用戶:guh000
直接數字頻率合成(DDS)是七十年代初提出的一種新的頻率合成技術,其數字結構滿足了現代電子系統的許多要求,因而得到了迅速的發展。現場可編程門陣列器件(FPGA)的出現,改變了現代電子數字系統的設計方法,提供了一種全新的設計模式。本論文結合這兩項技術,并利用單片機控制靈活的特點,開發了一種雙通道波形發生器。在實現過程中,選用了Altera公司的EP1C6Q240C8芯片作為產生波形數據的主芯片,充分利用了該芯片的超大集成性和快速性。在控制芯片上選用ATMAL的AT89C51單片機作為控制芯片。本設計中,FPGA芯片的設計和與控制芯片的接口設計是一個難點,本文利用Altera的設計工具Quartus Ⅱ并結合Verilog-HDL語言,采用硬件編程的方法很好地解決了這一問題。 本文首先介紹了波形發生器的研究背景和DDS的理論。然后詳盡地敘述了用EP1C6Q240C8完成DDS模塊的設計過程,這是設計的基礎。接著分析了整個設計中應處理的問題,根據設計原理就功能上進行了劃分,將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現。然后就這三個部分分別詳細地進行了闡述。并且通過系列實驗,詳細地分析了該波形發生器的功能、性能、實現和實驗結果。最后,結合在設計中的一些心得體會,提出了本設計中的一些不足和改進意見。通過實驗說明,本設計達到了預定的要求,并證明了采用軟硬件結合,利用FPGA實現基于DDS架構的雙路波形發生器是可行的。
上傳時間: 2013-04-24
上傳用戶:gxf2016
現場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,它結合了微電子技術、電路技術和EDA(Electronics Design Automation)技術。隨著它的廣泛應用和快速發展,使設計電路的規模和集成度不斷提高,同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展,數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。離散傅立葉變換(DFT)作為數字信號處理中的基本運算,發揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數量級,使得數字信號處理的實現變得更加容易。FFT已經成為現代數字信號處理的核心技術之一,因此對FFT算法及其實現方法的研究具有很強的理論和現實意義。 本文主要研究如何利用FPGA實現FFT算法,研制具有自主知識產權的FFT信號處理器。該設計采用高效基-16算法實現了一種4096點FFT復數浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯實現,僅用8個實數乘法器就可實現基-16蝶形單元所需的8次復數乘法運算,在保持處理速度的優勢下,比傳統的基-16算法節省了75%的乘法器邏輯資源。 在重點研究處理器蝶形單元設計的基礎上,本文完成了整個FFT處理器電路的FPGA設計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優化,并完成了處理器體系結構的設計;在此基礎上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發環境中實現了處理器各個模塊的RTL設計:隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設計實現。 經過仿真驗證,本文所設計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設計要求。
上傳時間: 2013-04-24
上傳用戶:科學怪人
4路無線遙控開關電路圖與工作原理,省得再去尋找,現成照做就ok。
上傳時間: 2013-06-13
上傳用戶:youlongjian0
激光測距是一種非接觸式的測量技術,已被廣泛使用于遙感、精密測量、工程建設、安全監測以及智能控制等領域。早期的激光測距系統在激光接收機中通過分立的單元電路處理激光發、收信號以測量光脈沖往返時間,使得開發成本高、電路復雜,調試困難,精度以及可靠性相對較差,體積和重量也較大,且沒有與其他儀器相匹配的標準接口,上述缺陷阻礙了激光測距系統的普及應用。 本文針對激光測距信號處理系統設計了一套全數字集成方案,除激光發射、接收電路以外,將信號發生、信號采集、綜合控制、數據處理和數據傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉換和AD轉換電路和濾波處理等模塊,可以直接對信號進行數字信號處理。與分立的單元電路構成的激光測距信號處琿相比,可以大大降低激光測距系統的成本,縮短激光測距的研制周期。并且由于專用集成電路帶有標準的RS232接口,可以直接與通信模塊連接,構成激光遙測實時監控系統,通過LED實時顯示測距結果。這樣使得激光測距系統只需由激光器LD、接收PD和一片集成電路組成即可,提出了橋梁的位移監測技術方法,并設計出一種針對橋梁的位移監測的具有既便攜、有效又經濟實用的監測樣機。 本文基于xil inx公司提供的開發環境(ise8.2)、和Virtex2P系列XC2VP30的開發版來設計的,提出一種基于方波的利用DCM(數字時鐘管理器)檢相的相位式測距方法;采用三把側尺頻率分別是30MHz、3MHz、lOkHz,對應的測尺長度分別為5米、50米和15000米,對應的精度分別為±0.02米、±0.5米和±5米。設計了一套激光測距全數字信號處理系統。為了證明本系統的準確性,另外設計了一套利用延時的方法來模擬激光光路,經過測試,證明利用DCM檢相的相位式測距方法對于橋梁的位移監測是可行的,測量精度和測量結果也滿足設計方案要求。
上傳時間: 2013-06-12
上傳用戶:fanboynet
多路電壓采集系統一、實驗目的1.熟悉可編程芯片ADC0809,8253的工作過程,掌握它們的編程方法。2.加深對所學知識的理解并學會應用所學的知識,達到在應用中掌握知識的
上傳時間: 2013-06-30
上傳用戶:cursor
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一。常用的實現高速數字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現能力強、速度快、設計靈活性好等眾多優點,尤其在并行信號處理能力方面比DSP更具優勢。在信號處理領域,經常需要對多路信號進行采集和實時處理,為解決這一問題,本文設計了基于FPGA的數據采集和處理系統。 本文首先介紹數字信號處理系統的組成和數字信號處理的優點,然后通過FFT算法的比較選擇和硬件實現方案的比較選擇,進行總體方案的設計。在硬件方面,特別討論了信號調理模塊、模數轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現方法。信號處理單元的設計以Xilinx ISE為軟件平臺,采用VHDL和IP核的方法,設計了時鐘產生模塊、數據滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊,完成信號處理單元的設計,并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證,達到技術指標要求。
上傳時間: 2013-07-07
上傳用戶:小火車啦啦啦
視頻監控一直是人們關注的應用技術熱點之一,它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中,經常需要對多路視頻信號進行實時監控,如果每一路視頻信號都占用一個監視器屏幕,則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示,是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析,完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計;系統采用Xilinx公司的FPGA作為核心控制器,設計了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數字電路集成在一起,電路結構簡潔,具有較好的穩定性和靈活性;在硬件電路平臺基礎上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數據提取模塊,圖像存儲控制模塊和圖像合成模塊的設計,首先,由攝像頭采集四路模擬視頻信號,經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后,根據畫面分割需要進行視頻圖像數據抽取,并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后,按照數字視頻圖像的數據格式,將四路視頻圖像合成一路編碼輸出,實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能,I2C總線對兩片視頻解碼器進行動態配置等方法,實現四路視頻圖像的輪流采集、存儲和圖像的合成,提高了系統集成度,并可根據系統需要修改設計和進一步擴展功能,同時提高了系統的靈活性。
上傳時間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦