亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

半導(dǎo)體三極管

  • 基于FPGAHDL的隨機(jī)讀寫(xiě)I2C串行總線接口電路設(shè)計(jì).rar

    I2C(Inter Integrated Circuits)是Philips公司開(kāi)發(fā)的用于芯片之間連接的串行總線,以其嚴(yán)格的規(guī)范、卓越的性能、簡(jiǎn)便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專(zhuān)用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來(lái)實(shí)現(xiàn)一個(gè)隨機(jī)讀/寫(xiě)的I2C接口電路,實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信,實(shí)現(xiàn)讀、寫(xiě)等功能,傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真,在Xilinx公司的ISE9.li開(kāi)發(fā)平臺(tái)上進(jìn)行了下載,搭建外圍電路,用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集,分析測(cè)試結(jié)果。 首先,介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程,重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次,對(duì)I2C串行總線進(jìn)行了介紹,重點(diǎn)說(shuō)明了總線上的數(shù)據(jù)傳輸格式并對(duì)所使用的AT24C02 E2PROM存儲(chǔ)器的讀/寫(xiě)時(shí)序作了介紹。第三,基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫(xiě)的I2C接口電路、測(cè)試模塊和顯示電路;接口電路由同步有限狀態(tài)機(jī)(FSM)來(lái)實(shí)現(xiàn);測(cè)試模塊首先將數(shù)據(jù)寫(xiě)入到AT24C02的指定地址,接著將寫(xiě)入的數(shù)據(jù)讀出,并將兩個(gè)數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上,從而直觀地比較寫(xiě)入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四,用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集,分析數(shù)據(jù)傳輸?shù)臅r(shí)序,從而驗(yàn)證電路設(shè)計(jì)的正確性。最后,論文對(duì)所取得的研究成果進(jìn)行了總結(jié),并展望了下一步的工作。

    標(biāo)簽: FPGAHDL I2C 隨機(jī)

    上傳時(shí)間: 2013-06-27

    上傳用戶(hù):liuchee

  • FPGA可配置端口電路的設(shè)計(jì).rar

    可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐,它有諸多功能:芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出),電壓之間的轉(zhuǎn)換,對(duì)外圍芯片的驅(qū)動(dòng),完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法,依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理,運(yùn)用Cadence的設(shè)計(jì)軟件,結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù),設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容: 1.基于端口電路信號(hào)寄存器的采集和輸出方式,本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7],并完成了Verilog XL和Hspiee的功能和時(shí)序仿真,且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制,對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn),設(shè)計(jì)了一款邊界掃描電路,并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講,有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能,為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能,并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言,輸入端口的電壓通常是3.3V和5V,為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓,將端口電路設(shè)計(jì)成3.3V和5V兼容的電路,通過(guò)仿真性能上已完全達(dá)到這一要求。此外,在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路,這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi),具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明:在實(shí)現(xiàn)TTL高電平輸出時(shí),最大的驅(qū)動(dòng)電流達(dá)到170mA,而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8];同樣,在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比,在延時(shí)和面積以及功耗略大的情況下,本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能,且驅(qū)動(dòng)能力更加強(qiáng)大。

    標(biāo)簽: FPGA 可配置 端口

    上傳時(shí)間: 2013-07-20

    上傳用戶(hù):頂?shù)弥?/p>

  • 軟件無(wú)線電中數(shù)字下變頻技術(shù)研究及FPGA實(shí)現(xiàn).rar

    軟件無(wú)線電(SDR,Software Defined Radio)由于具備傳統(tǒng)無(wú)線電技術(shù)無(wú)可比擬的優(yōu)越性,已成為業(yè)界公認(rèn)的現(xiàn)代無(wú)線電通信技術(shù)的發(fā)展方向。理想的軟件無(wú)線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開(kāi)放性和可編程性,減少靈活性著的硬件電路,把數(shù)字化處理(ADC和DAC)盡可能靠近天線,通過(guò)軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前,直接對(duì)射頻(RF)進(jìn)行采樣的技術(shù)尚未實(shí)現(xiàn)普及的產(chǎn)品化,而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法,其主要思想是,數(shù)字混頻器用離散化的單頻本振信號(hào)與輸入采樣信號(hào)在乘法器中相乘,再經(jīng)插值或抽取濾波,其結(jié)果是,輸入信號(hào)頻譜搬移到所需頻帶,數(shù)據(jù)速率也相應(yīng)改變,以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱(chēng)為數(shù)字上變頻器(DUC,Digital Upper Converter)和數(shù)字下變頻器(DDC,Digital Down Converter),它們是軟件無(wú)線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計(jì)帶來(lái)極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計(jì)是深受廣大設(shè)計(jì)人員歡迎的設(shè)計(jì)手段。本文的重點(diǎn)研究是數(shù)字下變頻器(DDC),然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的,因此,本文對(duì)數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡(jiǎn)要闡述了軟件無(wú)線電及數(shù)字下變頻的基本概念,介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO),介紹了兩種實(shí)現(xiàn)方法,即基于查找表和基于CORDIC算法的實(shí)現(xiàn)。對(duì)CORDIc算法作了重點(diǎn)介紹,給出了傳統(tǒng)算法和改進(jìn)算法,并對(duì)基于傳統(tǒng)CORDIC算法的NCO的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù),重點(diǎn)介紹了軟件無(wú)線電中廣泛采用的級(jí)聯(lián)積分梳狀濾波器 (cascaded integratot comb, CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法,對(duì)前者進(jìn)行了基于Matlab的理論仿真和FPGA實(shí)現(xiàn)的EDA仿真,后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無(wú)線電中廣泛采用的半帶(half-band,HB)濾波器,對(duì)基于分布式算法的半帶濾波器的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真,最后簡(jiǎn)要介紹了FIR的多相結(jié)構(gòu)。 第五章對(duì)數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析,給出了一個(gè)噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺(tái)中頻數(shù)字化應(yīng)用中的一個(gè)實(shí)例,給出了測(cè)試結(jié)果,重點(diǎn)介紹了下變頻器的:FPGA實(shí)現(xiàn),其對(duì)應(yīng)的VHDL程序收錄在本文最后的附錄中,希望對(duì)從事該領(lǐng)域設(shè)計(jì)的技術(shù)人員具有一定參考價(jià)值。

    標(biāo)簽: FPGA 軟件無(wú)線電 數(shù)字下變頻

    上傳時(shí)間: 2013-06-30

    上傳用戶(hù):huannan88

  • 三種SPWM算法源碼.rar

    SPWM程序源代碼,三種SPWM程序源代碼,還不錯(cuò)

    標(biāo)簽: SPWM 算法 源碼

    上傳時(shí)間: 2013-05-17

    上傳用戶(hù):xz85592677

  • 三本華為FPGASOPC培訓(xùn)教材.rar

    三本華為培訓(xùn)教材,分別為:FPGA設(shè)計(jì)高級(jí)技巧Xilinx篇;Verilog基本電路設(shè)計(jì)指導(dǎo)書(shū);大規(guī)模邏輯設(shè)計(jì)指導(dǎo)書(shū)

    標(biāo)簽: FPGASOPC 華為 培訓(xùn)教材

    上傳時(shí)間: 2013-06-24

    上傳用戶(hù):yxvideo

  • DSP2812芯片管腳中文說(shuō)明.rar

    中文 DSP2812芯片 管腳 中文 說(shuō)明

    標(biāo)簽: 2812 DSP 芯片

    上傳時(shí)間: 2013-06-25

    上傳用戶(hù):lepoke

  • 貼片二三極管場(chǎng)效應(yīng)管代碼查詢(xún).rar

    二三極管場(chǎng)效應(yīng)管代碼查詢(xún),供選擇器件時(shí)使用。

    標(biāo)簽: 貼片 三極管 場(chǎng)效應(yīng)管

    上傳時(shí)間: 2013-07-11

    上傳用戶(hù):上善若水

  • 三墾電氣開(kāi)關(guān)電源控制IC

    三墾電氣開(kāi)關(guān)電源控制IC Sanken公司STR-E1500 系列是由高次諧波對(duì)策用前置變換器(PFC)和后置DC/DC變換器共同組合在一起的混

    標(biāo)簽: 三墾 電氣 開(kāi)關(guān)電源 控制IC

    上傳時(shí)間: 2013-05-28

    上傳用戶(hù):zhangzhenyu

  • 基于FPGA的以太網(wǎng)絡(luò)接口的設(shè)計(jì)及實(shí)現(xiàn)

    本文的主要研究?jī)?nèi)容是利用FPGA平臺(tái)實(shí)現(xiàn)以太網(wǎng)絡(luò)接口。 首先,對(duì)論文的大致內(nèi)容和組織結(jié)構(gòu)做了簡(jiǎn)要介紹,并且比較分析了目前比較流行的網(wǎng)絡(luò)接口實(shí)現(xiàn)的三種方法,并以此為基礎(chǔ)提出了本文中重點(diǎn)介紹的基于FPGA 的網(wǎng)絡(luò)接口實(shí)現(xiàn)方法。 其次,介紹采用以FPGA 做為主控芯片控制8019AS 網(wǎng)絡(luò)控制芯片來(lái)實(shí)現(xiàn)從網(wǎng)絡(luò)上接收數(shù)據(jù)幀的功能。FPGA 需要在上電時(shí)完成對(duì)于8019AS的初始化設(shè)置。在接收和發(fā)送數(shù)據(jù)報(bào)文時(shí),對(duì)相應(yīng)的寄存器進(jìn)行控制和操作以完成網(wǎng)絡(luò)數(shù)據(jù)幀的接收。對(duì)FPGA 與8019AS 之間的接口實(shí)現(xiàn)進(jìn)行了詳細(xì)的描述。 最后,介紹了在FPGA 內(nèi)部對(duì)于接收到的網(wǎng)絡(luò)數(shù)據(jù)幀進(jìn)行TCP/IP協(xié)議分析的具體過(guò)程和實(shí)現(xiàn)方法。分別詳細(xì)介紹了接收模塊、發(fā)送模塊以及其中子模塊具體功能和實(shí)現(xiàn)方法。說(shuō)明了模塊之間相互觸發(fā)的具體關(guān)系。現(xiàn)有的網(wǎng)絡(luò)接口一般是采用MCU 或者ARM 等專(zhuān)用控制芯片來(lái)實(shí)現(xiàn)的,而此次課題以FPGA 作為主控芯片來(lái)實(shí)現(xiàn)網(wǎng)絡(luò)接口以及部分TCP/IP 協(xié)議分析是一個(gè)創(chuàng)意。而且由于FPGA 多管腳可以靈活配置,也使得系統(tǒng)的可擴(kuò)展性有了很大的提高。

    標(biāo)簽: FPGA 以太網(wǎng)絡(luò) 接口的設(shè)計(jì)

    上傳時(shí)間: 2013-06-09

    上傳用戶(hù):huazi

  • 基于運(yùn)動(dòng)補(bǔ)償?shù)娜ジ粜邢到y(tǒng)的研究與FPGA設(shè)計(jì)

    本文采用基于運(yùn)動(dòng)補(bǔ)償?shù)乃惴?對(duì)去隔行系統(tǒng)及其FPGA設(shè)計(jì)作了深入的研究.該系統(tǒng)包括三個(gè)關(guān)鍵模塊運(yùn)動(dòng)估計(jì)模塊是去隔行系統(tǒng)的設(shè)計(jì)重點(diǎn),設(shè)計(jì)為雙向運(yùn)動(dòng)估計(jì),采用菱形快速搜索算法,主要分為計(jì)算和控制兩大部分.計(jì)算部分為SAD計(jì)算模塊,采用累加樹(shù)和流水線技術(shù);控制部分根據(jù)菱形搜索算法的第三步搜索的特點(diǎn),對(duì)比較模塊、SAD暫存器等模塊做了具體的設(shè)計(jì).對(duì)于運(yùn)動(dòng)補(bǔ)償模塊采用雙向補(bǔ)償?shù)乃惴?補(bǔ)償精度為半像素.根據(jù)半像素點(diǎn)的位置將運(yùn)動(dòng)補(bǔ)償計(jì)算分為四個(gè)狀態(tài),并通過(guò)對(duì)四個(gè)狀態(tài)計(jì)算特點(diǎn)的分析設(shè)計(jì)了加法器的結(jié)構(gòu)復(fù)用.同時(shí)基于視頻數(shù)據(jù)處理的需要,設(shè)計(jì)了四個(gè)具有雙體存儲(chǔ)結(jié)構(gòu)的內(nèi)部緩存器,由FPGA內(nèi)部的嵌入式陣列塊實(shí)現(xiàn).根據(jù)運(yùn)動(dòng)估計(jì)模塊和運(yùn)動(dòng)補(bǔ)償模塊的計(jì)算特點(diǎn),分別對(duì)緩存器的結(jié)構(gòu)、讀寫(xiě)時(shí)序和列序號(hào)控制進(jìn)行設(shè)計(jì),有效提高了數(shù)據(jù)的存取效率.本文對(duì)于這三個(gè)去隔行系統(tǒng)的關(guān)鍵模塊都給出了RTL級(jí)設(shè)計(jì)和模塊的功能仿真,并在最后一章中給出了去隔行系統(tǒng)的FPGA設(shè)計(jì).

    標(biāo)簽: FPGA 補(bǔ)償 去隔行

    上傳時(shí)間: 2013-06-11

    上傳用戶(hù):han_zh

主站蜘蛛池模板: 崇礼县| 罗平县| 长乐市| 宁海县| 吉林省| 大兴区| 台东市| 尚志市| 抚宁县| 郎溪县| 荣成市| 神木县| 陆河县| 台湾省| 宁河县| 大名县| 阿克苏市| 汉沽区| 崇礼县| 龙游县| 涡阳县| 疏勒县| 德化县| 营山县| 都匀市| 抚松县| 平武县| 荥阳市| 建平县| 巍山| 黑龙江省| 望城县| 磴口县| 新巴尔虎右旗| 波密县| 江川县| 邹平县| 望江县| 垫江县| 京山县| 安达市|