電力電子裝置的控制技術隨著電力電子技術的發展而愈來愈復雜。開關電源是現代電力電子設備中不可或缺的組成部分,其質量的優劣以及體積的大小直接影響電子設備整體性能。高頻化、小型化、數字化是開關電源的發展方向。 在應用數字技術進行控制系統設計時,數字控制器的性能決定了控制系統的整體性能。數字化電力電子設備中的控制部分多以MCU/DSP為核心,以軟件實現離散域的運算及控制。在很多高頻應用的場合,目前常用的控制器(高性能單片機或DSP)的速度往往不能完全滿足要求。FPGA具有設計靈活、集成度高、速度快、設計周期短等優點,與單片機和DSP相比,FPGA具有更高的處理速度。同時FPGA應用在數字化電力電子設備中,還可以大大簡化控制系統結構,并可實現多種高速算法,具有較高的性價比。 依據FPGA的這些突出優點,本文將FPGA應用于直流開關電源控制器設計中,以實現開關電源數字化和高頻化的要求。主要研究工作如下: 介紹了基于FPGA的DC/DC數字控制器中A/D采樣控制、數字PI算法的實現;重點描述了采用混合PWM方法實現高分辨率、高精度數字PWM的設計方案,并對各模塊進行了仿真測試;用FPGA開發板進行了一部分系統的仿真和實際結果的檢測,驗證了文中的分析結論,證實了可編程邏輯器件在直流開關電源控制器設計中的應用優勢。
上傳時間: 2013-07-23
上傳用戶:qulele
激光打標是指利用高能量密度的激光束在物件表面作永久性標刻。激光打標以其“打標速度快、性能穩定、打標質量好”等優勢,獲得了日益廣泛的應用。傳統的激光打標系統一般是基于ISA總線或PCI總線的,運動控制卡必須插在計算機的PCI插槽內,且不支持熱捅拔,影響了控制卡的穩定性;以單片機為主控制器的激光打標控制卡雖然成本低、運行可靠,但由于其運算速度慢、存儲容量有限,限制了它的應用范圍。 運動控制卡是激光打標系統的核心組成部分。本文設計了一種新型的基于USB總線,以FPGA為主控單元的振鏡掃描式激光打標控制卡,它利用了USB總線高速、穩定、易用和FPGA資源豐富、處理能力強、易擴展等優點,將PC機強大的信息處理能力與運動控制卡的運動控制能力相結合,具有信息處理能力強、開放程度高、使用方便的特點。 本文首先介紹了激光打標的原理,激光打標技術的發展現狀以及激光打標系統的組成結構。在對USB總線技術作了簡要介紹后,詳細討論了激光打標控制卡的硬件電路設計,包括USB接口電路,FPGA主控單元電路,D/A單元電路,存儲器電路,I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細設計,通過軟硬件調試,控制卡實現了USB通信,輸出兩路模擬信號,SRAM數據讀寫,數字量輸入輸出等功能。
上傳時間: 2013-04-24
上傳用戶:prczsf
現場可編程門陣列(FPGA,Field Programmable Gate Array)是可編程邏輯器件的一種,它的出現是隨著微電子技術的發展,設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設計周期盡可能短,最好是在實驗室里就能設計出合適的ASIC芯片,并且立即投入實際應用之中。現在,FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路,并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能,在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言,可選的I/O資源的特性包括:IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現,該課題是成都華微電子系統有限公司FPGA大項目中的一子項,目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊;同時針對以前設計的I/O模塊不支持雙端標準的缺點,要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路,與單端標準比較,LVDS具有很多優點: (1)LVDS傳輸的信號擺幅小,從而功耗低,一般差分線上電流不超過4mA,負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小,從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化,單端信號擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內變化,也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開發軟件ISE,設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構,它有靈活的可配置性和出色的適應能力,能支持大量的I/O標準,其中包括單端標準,也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征,這些特點可以改進和簡化系統級的設計,為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證,性能參數已達到預期標準。
上傳時間: 2013-05-15
上傳用戶:shawvi
在現代電子系統中,數字化已經成為發展的必然趨勢,接收機數字化是電子系統數字化中的一項重要內容,對數字化接收機的研究具有重要的意義。隨著數字化理論和微電子技術的迅速發展,高速的中頻數字化接收機的實現已經成為可能。本文研究了一種基于FPGA的軟件無線電數字接收平臺的設計,并著重研究了其中數字中頻處理單元的設計和實現。FPGA器件具有設計靈活、開發周期短和開發成本低等優點,所以廣泛應用于各種通信系統中。相比于傳統的DSP串行結構,FPGA能夠進行流水線性設計,對數據進行并行處理,所以FPGA在進行數據量大,要求實時處理的系統設計時有很大的優勢。 本文首先首先分析了軟件無線電當前的發展趨勢及技術現狀,針對存在的處理速度跟不上的DSP瓶頸問題,提出了中頻軟件無線電的FPGA實現方案。本文以FPGA實現為重點,在深入分析軟件無線電相關理論的基礎上,著重研究和完成了中頻軟件無線電數字接收平臺兩大模塊的FPGA實現:數字下變頻相關模塊和數字調制解調模塊。其中,在深入研究數字下變頻實現結構的基礎上,首先對數字下變頻模塊的數控振蕩器(NCO)采用了直接頻率合成技術(DDS)實現,其頻率分辨率高,靈活,易于實現;高效抽取濾波器組由積分梳狀濾波器(CIC),半帶濾波器(HB),FIR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內部寄存器的位寬進行改進,極大地節約了資源,提高了運行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法,它的運行速度只與數據的寬度有關,只有加減法運算和二進制除法,既縮減了系統資源又大大節省了運算時間,實現了高效的實時處理。對數字調制解調模塊,重點研究和完成了2ASK和2FSK的調制解調的FPGA實現,模塊有很好的通用性,能方便地移植到其它的系統中。在文章的最后還對整個系統進行了Matlab仿真,驗證了系統設計思想的正確性。在系統各個關鍵模塊的設計過程中,都是先依據一定的設計指標進行verilog編程,然后再在Quartus軟件中編譯,時序仿真測試,并與Matlab仿真結果進行對比,驗證設計的正確性。
上傳時間: 2013-05-18
上傳用戶:450976175
SATA接口是新一代的硬盤串行接口標準,和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2.0是SATA的第二代標準,它規定在數據線上使用LVDS NRZ串行數據流傳輸數據,速率可達3Gb/s。另外,SATA2.0還具有支持NCQ(本地命令隊列)、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點,SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一,其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據,所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究,完成基于SATA2.0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2.0的總線協議,其協議體系結構包括物理層、鏈路層、傳輸層和命令層,并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次,本論文對ATA協議和命令進行了詳細的解釋和分析,并針對設計中涉及的命令和對其做出的修改進行了說明。接著,本論文對SATA2.0加解密控制芯片的系統設計進行了講解,包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等,剖析了系統設計中的難點問題并給出解決問題的方法。然后,對系統數據通路的各個模塊的設計和實現進行詳盡的闡述,并給出各個模塊的驗證結果。最后,本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題,并分析測試結果。 本SATA2.0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試,目前工作正常,性能良好,已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果,具有通用性、可移植性,有一定的理論及經濟價值。
上傳時間: 2013-04-24
上傳用戶:JIUSHICHEN
自20世紀90年代以來,隨著計算機技術、超大規模集成電路技術和通信及網絡技術的發展,微機保護和測控裝置的性能得到大幅提升,以此為基礎的變電站自動化系統在我國的電力系統中得到長足的發展和廣泛的應用。 @@ 為增加產品的市場競爭力,電力系統二次設備生產廠商緊跟市場需求,將各種具有高性價比的新型處理器芯片和外圍芯片大量應用到變電站自動化系統的保護、測控裝置上,如32位CPU、數字信號處理芯片DSP、高速高精度A/D轉換芯片、大容量Flash存儲芯片、可編程邏輯器件CPLD、FPGA等。這些功能強大的器件的應用使保護測控裝置在外形上趨于小型化集成化,而在功能上則較以前有顯著提升。同時,各種成熟的商用嵌入式實時操作系統的采用使處理器的性能得到充分發揮,裝置通信、數據存儲及處理能力更強,性能大幅提高,程序移植升級更加方便快捷。 @@ 本論文以現階段國內外變電站自動化系統測控技術為參考,根據變電站自動化系統的發展趨勢和要求,研究一種基于ARM和FPGA技術并采用嵌入式實時操作系統的高性能測控裝置,并給出硬軟件設計。 @@ 裝置硬件采用模塊化設計,按照測控裝置基本功能設計插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件,其他插件的數量可以根據需要任意增減,滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進的基于ARM技術的微處理器AT91RM9200,通過數據、地址總線和其他插件板連接,構成裝置的整個系統。交流采樣插件采用FPGA技術,利用ALTERA公司的FPGA芯片EP1K10實現交流采樣的控制,降低了CPU的負擔。 @@ 軟件采用Vxworks嵌入式實時操作系統,增加了系統的性能。以任務來管理不同的軟件功能模塊,利于裝置軟件的并行開發和維護。 @@關鍵詞:測控裝置;嵌入式實時操作系統;ARM;現場可編程門陣列
上傳時間: 2013-04-24
上傳用戶:JESS
近年來,語音識別研究大部分集中在算法設計和改進等方面,而隨著半導體技術的高速發展,集成電路規模的不斷增大與各種研發技術水平的不斷提高,新的硬件平臺的推出,語音識別實現平臺有了更多的選擇。語音識別技術在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統結合后,逐漸向實用化、小型化方向發展。 本課題通過對現有各種語音特征參數與孤立詞語音識別模型進行研究的基礎上,重點探索基于動態時間規整算法的DTW模型在孤立詞語音識別領域的應用,并結合基于FPGA的SOPC系統,在嵌入式平臺上實現具有較好精度與速度的孤立詞語音識別系統。 本系統整體設計基于DE2開發平臺,采用基于Nios II的SOPC技術。采用這種解決方案的優點是實現了片上系統,減少了系統的物理體積和總體功耗;同時系統控制核心都在FPGA內部實現,可以極為方便地更新和升級系統,大大地提高了系統的通用性和可維護性。 此外,由于本系統需要大量的高速數據運算,在設計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器,實現了語音信號的端點檢測模塊,FFT快速傅立葉變換模塊,DCT離散余弦變換模塊等硬件設計模塊。為了提高系統的整體性能,作者充分利用了FPGA的高速并行的優勢,以及配套開發環境中的Avalon總線自定義硬件外設,使系統處理數字信號的能力大大提高,其性能優于傳統的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面: (1)結合ALTERA CYCLONE II芯片的特點,確定了基于FPGA語音識別系統的總體設計,在此基礎上進行了系統的軟硬件的選擇和設計。 (2)自主設計了純硬件描述語言的驅動電路設計,完成了高速語音采集的工作,并且對存儲數據芯片SRAM中的原始語音數據進行提取導入MATLAB平臺測試數據的正確性。整個程序測試的方式對系統的模塊測試起到重要的作用。 (3)完成高速定點256點的FFT模塊的設計,此模塊是系統成敗的關鍵,實現高速實時的運算。 (4)結合SOPC的特性,設計了人機友好接口,如LCD顯示屏的提示反饋信息等等,以及利用ALTERA提供的一些驅動接口設計完成用戶定制的系統。 (5)進行了整體系統測試,系統可以較穩定地實現實時處理的目的,具有一定的市場潛在價值。
上傳時間: 2013-05-23
上傳用戶:ABCD_ABCD
現代電子系統中,FIR數字濾波器作為數字信號處理技術的重要組成部分,以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中,往往要求信號處理具有實時性和靈活性,而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展,越來越多的人開始應用FPGA實現FIR濾波器,既保證了信號處理的實時性,又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數,只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來,設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數,通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置,實現數字濾波器參數可調;配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算,濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換,保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明:該基于FPGA的可調參數FIR濾波系統參數配置方便,可以根據實際需要動態調整濾波參數,并且濾波效果良好,可有效濾除噪聲信號。
上傳時間: 2013-07-26
上傳用戶:KSLYZ
數據采集是信號與信息系統中一個重要的組成部分,也是數字信號處理的關鍵環節。本論文主要介紹一種基于FPGA的數據采集系統,提出一種由高速A/D轉換芯片、高性能FPGA和PCI總線接口組成的數據采集系統方案及其的硬件電路實現方法。該系統利用AD器件對信號進行放大、差分轉換和模數轉換,利用FPGA設計內部模塊和時鐘信號來進行電路控制及實現數據緩存、數據傳遞等功能,最后通過PCI邏輯接口把暫存在FPGA的數據傳送到PC主機。FPGA作為采集系統的核心部件,完成了內部數字電路設計,使系統具有很高的可適應性、可擴展性和可調試性。 本論文從研究數據采集的理論出發,重點研究了A/D模數轉換、FPGA芯片設計及PCI總結接口設計,完成了系統的各級電路硬件設計,并通過系統仿真驗證了系統的可行性。
上傳時間: 2013-04-24
上傳用戶:小楊高1
隨著以太網技術的不斷發展,網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試;介紹了整個系統的內部結構、模塊劃分,并對各個模塊的設計過程進行了詳細闡述,接著介紹了開發環境和驗證工具,同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC,CSMA/CD,HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件,采用LXT971芯片作為物理層芯片,AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器,實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連,也為構建SOC上處理器提供條件。 本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核,為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時,為與其它WS接口的控制器實現直接互連創造了條件,對高層次設計這一先進ASIC設計方法也有了較為深入的認識。
上傳時間: 2013-07-17
上傳用戶:bruce