本文在深入分析紅外焦平面陣列熱成像系統(tǒng)工作原理的基礎(chǔ)上，根據(jù)紅外圖像處理系統(tǒng)的實際應(yīng)用，研究了相應(yīng)的圖像處理算法，為使其實時實現(xiàn)，本文對算法基于FPGA的高效硬件實現(xiàn)進行了深入研究。首先對IRFRA器件的工作原理和讀出電路結(jié)構(gòu)進行了分析，敘述了相應(yīng)的驅(qū)動電路設(shè)計原理和相關(guān)模擬電路的處理技術(shù)。然后，以本文設(shè)計的基于FPGA高速紅外圖像處理硬件系統(tǒng)為運行平臺，針對紅外溫差成像圖像高背景、低對比度的特點和系統(tǒng)中主要存在的非均勻性圖案噪聲，研究了非均勻性校正和直方圖投影增強算法的實時實現(xiàn)技術(shù)。還將基于FPGA的紅外圖像處理的實現(xiàn)技術(shù)，拓展到一些空域、頻域及基于直方圖的圖像處理基本算法。其中以紅外增強算法作為重點，引入了一種易于FPGA實現(xiàn)、基于雙閾值調(diào)節(jié)、可有效改善系統(tǒng)成像質(zhì)量的增強算法。并在FPGA硬件平臺上成功地實現(xiàn)了該算法。最后，本系統(tǒng)還將處理后的圖像數(shù)據(jù)轉(zhuǎn)化成了全電視信號，實時地顯示在監(jiān)視器上。實驗結(jié)果表明，本文設(shè)計的系統(tǒng)，能夠很好地完成大容量數(shù)據(jù)流的實時處理，有效地改善了圖像質(zhì)量，顯著提高了圖像顯示效果。
上傳時間： 2013-07-02
上傳用戶：AbuGe
圖像增強技術(shù)是數(shù)字圖像處理領(lǐng)域中的一項重要內(nèi)容，隨著數(shù)字圖像處理應(yīng)用領(lǐng)域的不斷擴大，快速、實時圖像處理技術(shù)成為研究的熱點。超大規(guī)模集成電路技術(shù)的飛速發(fā)展為數(shù)字圖像實時處理技術(shù)提供了硬件基礎(chǔ)，尤其是FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)憑借其高速并行、可重配置的架構(gòu)和基于查找表的獨特結(jié)構(gòu)等優(yōu)點使得在數(shù)字信號處理領(lǐng)域的應(yīng)用持續(xù)上升。國內(nèi)外，越來越多的實時圖像處理應(yīng)用逐漸轉(zhuǎn)向FPGA平臺。 本文基于FPGA的圖像增強技術(shù)研究主要是針對空間域方法，這種方法是指在空間域內(nèi)直接對像素灰度值進行運算處理，算法簡單并且存在并行性，非常適合于用硬件實現(xiàn)。FPGA可以靈活地實現(xiàn)并行、實時處理圖像數(shù)據(jù)，正是利用這一特點，本文提出了一種基于FPGA的圖像增強處理系統(tǒng)設(shè)計。該系統(tǒng)采用SOPC技術(shù)，完成圖像增強處理。文中給出了系統(tǒng)設(shè)計思路，并分析了該系統(tǒng)的結(jié)構(gòu)及功能實現(xiàn)，說明了系統(tǒng)實現(xiàn)過程。其硬件平臺的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設(shè)計方法構(gòu)造圖像增強處理功能模塊，利用硬件描述語言vHDL對圖像增強模塊進行電路描述，并進行設(shè)計優(yōu)化、仿真，在生成系統(tǒng)配置文件后加載到FPGA上進行板級調(diào)試。完成了基于FPGA的圖像增強算法模塊的設(shè)計，重點設(shè)計實現(xiàn)了點運算增強處理模塊、中值濾波器模塊，并對中值濾波器進行了改進設(shè)計實現(xiàn)，采用FPGA完成了對圖像增強算法的硬件加速。
上傳時間： 2013-06-16
上傳用戶：songrui
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實現(xiàn)PID軟算法的微處理器因為強干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此，利用FPGA開發(fā)技術(shù)，實現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點，總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程，指出實現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計，降低設(shè)計難度，是擴展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵。控制系統(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點的基礎(chǔ)上，提出一種基于FPGA改進型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設(shè)計，增加整數(shù)運算結(jié)果的位擴展處理，進行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實現(xiàn)了PID控制器，用Modelsim仿真驗證了設(shè)計結(jié)果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結(jié)果表明，達到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
隨著多媒體技術(shù)發(fā)展，數(shù)字圖像處理已經(jīng)成為眾多應(yīng)用系統(tǒng)的核心和基礎(chǔ)。圖像處理作為一種重要的現(xiàn)代技術(shù)，已經(jīng)廣泛應(yīng)用于軍事指揮、大視場展覽、跟蹤雷達、電視會議、導航等眾多領(lǐng)域。因而，實現(xiàn)高分辨率高幀率圖像實時處理的技術(shù)不僅具有廣泛的應(yīng)用前景，而且對相關(guān)領(lǐng)域的發(fā)展也具有深遠意義。 大視場可視化系統(tǒng)由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使細節(jié)得到充分地展現(xiàn)。為了在曲面屏幕上正確的顯示圖像，需要在投影前實時地對圖像進行幾何校正和邊緣融合。而現(xiàn)場可編程門陣列(FPGA)則是用硬件處理實時圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理技術(shù)是世界范圍內(nèi)廣泛關(guān)注的研究領(lǐng)域。 本課題的主要工作就是設(shè)計一個以FPGA為核心的硬件系統(tǒng)，該系統(tǒng)可對高分辨率高刷新率(1024*768@60Hz)的視頻圖像實時地進行幾何校正和邊緣融合。 論文首先介紹了圖像處理的幾何原理，然后提出了基于FPGA的大視場實時圖像融合處理系統(tǒng)的設(shè)計方案和模塊功能劃分。系統(tǒng)分為算法與軟件設(shè)計，硬件電路設(shè)計和FPGA邏輯設(shè)計三個大的部分。本論文主要負責FPGA的邏輯設(shè)計。圍繞FPGA的邏輯設(shè)計，論文先介紹了系統(tǒng)涉及的關(guān)鍵技術(shù)，以及使用Verilog語言進行邏輯設(shè)計的基本原則。 論文重點對FPGA內(nèi)部模塊設(shè)計進行了詳細的闡述。仲裁與控制模塊是頂模塊的主體部分，主要實現(xiàn)系統(tǒng)狀態(tài)機和時序控制；參數(shù)表模塊主要實現(xiàn)SDRAM存儲器的控制器接口，用于圖像處理時讀取參數(shù)信息。圖像處理模塊是整個系統(tǒng)的核心，通過調(diào)用FPGA內(nèi)嵌的XtremeDSP模塊，高速地完成對圖像數(shù)據(jù)的乘累加運算。最后論文提出并實現(xiàn)了一種基于PicoBlaze核的12C總線接口用于配置FPGA外圍芯片。 經(jīng)過對寄存器傳輸級VerilogHDL代碼的綜合和仿真，結(jié)果表明，本文所設(shè)計的系統(tǒng)可以應(yīng)用在大視場可視化系統(tǒng)中完成對高分辨率高幀率圖像的實時處理。
標簽： FPGA 實時圖像 處理系統(tǒng)
上傳時間： 2013-05-19
上傳用戶：戀天使569
軟件通信體系架構(gòu)(SCA)可以實現(xiàn)一個具有開放性、標準化、模塊化的通用軟件無線電平臺，從而使軟件無線電平臺的成本得到顯著降低，應(yīng)用靈活性得到極大增強。雖然SCA通過CORBA機制很好地解決了通用處理器設(shè)備波形組件的互連互通和可移植問題，但是這種機制不能很好地適用于FPGA這種專用處理器。隨著FPGA處理性能的不斷提升，它在SCA系統(tǒng)中的作用越來越突出。因此，如何在SCA系統(tǒng)中很好地集成FPGA波形，如何提高FPGA波形的可移植性就成為當前軟件無線電研究領(lǐng)域中一個非常重要的研究課題。 論文首先通過對現(xiàn)有的旨在解決FPGA波形可移植性的協(xié)議和規(guī)范進行了研究，深入分析了它們的優(yōu)缺點。接下來對MHAL規(guī)范、CP289協(xié)議、OCP接口規(guī)范中的方法加以融合和優(yōu)化，提出了新的FPGA可移植波形結(jié)構(gòu)。這個結(jié)構(gòu)既為FPGA波形設(shè)計了標準的通信接口，又實現(xiàn)了波形應(yīng)用的分離，同時還通過OCP接口實現(xiàn)了波形組件運行環(huán)境的標準化，真正實現(xiàn)了波形的可移植。 其次，論文根據(jù)提出的波形結(jié)構(gòu)，結(jié)合CP289協(xié)議中的操作要求，在原本過于簡單的MHAL消息格式的基礎(chǔ)上進行了細化，同時具體給出了MHAL消息封裝結(jié)構(gòu)和MHAL消息解析結(jié)構(gòu)的處理流程，實現(xiàn)了FPGA波形在SCA系統(tǒng)中的標準通信。論文通過對CP289協(xié)議的深入研究，結(jié)合實際工程應(yīng)用，提出了具體化的容器結(jié)構(gòu)，并進一步進行了容器中組件控制模塊、互連模塊和本地服務(wù)模塊的設(shè)計，實現(xiàn)了波形應(yīng)用的分離。論文以O(shè)CP規(guī)范為基礎(chǔ)，依據(jù)CP289協(xié)議中對組件接口的約束，設(shè)計了幾種典型的組件OCP接口，使得波形組件設(shè)計與系統(tǒng)實現(xiàn)相分離，并真正實現(xiàn)了波形運行環(huán)境的標準化。 最后，論文根據(jù)所設(shè)計的波形結(jié)構(gòu)和組件接口設(shè)計了一個FPGA驗證波形，通過波形的實現(xiàn)，證明FPGA波形組件可以像GPP波形組件一樣可加載、可裝配、可部署、可裝配，驗證了論文所設(shè)計的FPGA波形是與SCA兼容的。另外，通過對波形組件移植試驗，驗證了所設(shè)計的波形結(jié)構(gòu)和組件接口能夠為波形組件提供很好的可移植性。
上傳時間： 2013-04-24
上傳用戶：moonkoo7
·紅外成像制導導彈自動目標識別應(yīng)用現(xiàn)狀的分析
上傳時間： 2013-07-29
上傳用戶：Wibbly
·詳細說明：北京航空航天大學電子信息工程學院 許小劍編的《雷達成像原理》word版
上傳時間： 2013-04-24
上傳用戶：litianchu
·《嵌入式軟件基礎(chǔ)：C語言與匯編的融合》(Fundamentals of Embedded Software)(Daniel W. Lewis)英文版[PDF]
上傳時間： 2013-07-06
上傳用戶：kernaling
在20 nm通過技術(shù)創(chuàng)新繼續(xù)硅片融合 (PDF)
標簽： 技術(shù)創(chuàng)新 硅片
上傳時間： 2013-04-24
上傳用戶：wyc199288
異步FIFO是用來適配不同時鐘域之間的相位差和頻率飄移的重要模塊。本文設(shè)計的異步FIFO采用了格雷（GRAY）變換技術(shù)和雙端口RAM實現(xiàn)了不同時鐘域之間的數(shù)據(jù)無損傳輸。該結(jié)構(gòu)利用了GRAY變換的特點，使得整個系統(tǒng)可靠性高和抗干擾能力強，系統(tǒng)可以工作在讀寫時鐘頻率漂移達到正負300PPM的惡劣環(huán)境。并且由于采用了模塊化結(jié)構(gòu)，使得系統(tǒng)具有良好的可擴充性。
上傳時間： 2013-08-08
上傳用戶：13817753084
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
