CPLD與8051的總線接口的VHDL設(shè)計源碼,包括原理圖,VHDL語言的源程序,仿真波形,設(shè)計的詳細說明
標簽： CPLD 8051 VHDL 總線接口
上傳時間： 2013-09-01
上傳用戶：bpgfl
用cpld開發(fā)的激光控制器的源碼，已經(jīng)是成型產(chǎn)品，希望對大家有用
標簽： cpld 激光控制器 源碼
上傳時間： 2013-09-02
上傳用戶：dxxx
VHDL語言編寫的FIR濾波器源碼\r\n對于嵌入式設(shè)計者有很好的指導作用\r\n
標簽： VHDL FIR 語言 編寫
上傳時間： 2013-09-03
上傳用戶：kaje
cpld,非常好用的源碼.可以為你帶來方便.
標簽： cpld 源碼
上傳用戶：墻角有棵樹
實現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計源碼
標簽： CPLD CCD 采集 系統(tǒng)設(shè)計
上傳時間： 2013-09-04
上傳用戶：zhuyibin
51單片機系統(tǒng)擴展超大容量存儲器接口設(shè)計的cpld源碼。
標簽： cpld 51單片機 系統(tǒng)擴展 大容量存儲器
上傳用戶：neu_liyan
DDS在現(xiàn)在運用月來越廣泛，在相對帶寬、頻率轉(zhuǎn)換時間、相位連續(xù)性、正交輸出、高分辨力以及集成化等方面都遠遠超過了傳統(tǒng)頻率合成技術(shù)所能達到的水平，為系統(tǒng)提供了優(yōu)于模擬信號源的性能。利用DDS技術(shù)可以很方便地實現(xiàn)多種信號。在FPGA上實現(xiàn)的DDS
標簽： DDS
上傳時間： 2013-09-05
上傳用戶：qwer0574
VERILOG HDL 實際工控項目源碼\r\n開發(fā)工具 altera quartus2
標簽： VERILOG HDL 工控 項目
上傳用戶：youmo81
完整的FPGA連接圖和調(diào)試源碼，圖是DSN格式，但可以直接拖進PROTEL里打開。
標簽： FPGA 連接 調(diào)試 源碼
上傳時間： 2013-09-06
上傳用戶：lhc9102
Protel 99SE SP6 漢化補丁，一鍵漢化，超級有用！當然，Protel 99SE要先升級到sp6！
標簽： Protel SP6 99 SE
上傳時間： 2013-09-10
上傳用戶：hfnishi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
