隨著圖像處理技術和投影技術的不斷發展,人們對高沉浸感的虛擬現實場景提出了更高的要求,這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像,再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果,投影的屏幕往往被設計為柱面屏幕,甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化,而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中,要實現高臨感的多屏幕無縫拼接以及曲面組合顯示,顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術,實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機,它實時采集圖形服務器,或者PC的圖像信號,通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合,在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片,并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊,用于上電時對系統在圖像變化處理時所需參數進行傳遞,并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法,接著提出了系統的設計方案及模塊劃分,然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法,最后介紹了ARM處理器的接口及外圍電路的設計。
上傳時間: 2013-04-24
上傳用戶:1047385479
基于AD9833的高精度可編程波形發生器系統設計:介紹一種基于AD9833的高精度可編程波形發生器系統解決方案,該系統具有可編程設置、波形頻率和峰峰值等功能,從而解決DDS輸出波形峰峰值不能直接
上傳時間: 2013-04-24
上傳用戶:ecooo
隨著技術的飛速發展,電力電子裝置如變頻設備、變流設備等容量日益擴大,數量日益增多。由于非線性器件的廣泛使用,使得電網中的諧波污染日益嚴重,給電力系統和各類用電設備帶來危害,輕則增加能耗,縮短設備使用壽命,重則造成用電事故,影響安全生產,電力諧波已經成為電力系統的公害。除了傳統的濾波方法,例如,無源濾波、改變系統的拓補結構來抑制諧波外,人們已廣泛應用有源濾波器(APF)來消除注入電網的諧波,而實現有源濾波策略的前提就是能夠實時、精確地檢測出諧波電流。諧波檢測是諧波研究中的一個重要的分支,是解決其他相關諧波問題的基礎,因此進行諧波檢測的研究具有重要的理論意義和實用價值。設計一種精度高、實時性好且適用范圍寬的諧波電流檢測方法是國內外眾多學者致力研究的目標。 本文主要從諧波檢測理論和實現方法上探討了高精度、高實時性諧波檢測數字系統的相關問題。論文中闡述了電力系統諧波的相關概念和產生原理,并分析了電力諧波的特點,對國內外各種諧波檢測方法進行了分析和研究。在檢測理論上,本文采用FFT理論來計算諧波含量,研究了Radix-2 FFT在諧波檢測中的應用,綜述了可編程元器件的發展過程、工藝發展及目前的應用情況,并介紹了一種主流硬件描述語言VHDL。最后以FPGA芯片XC2S200為硬件平臺,以ISE6.0為軟件平臺,利用VHDL語言描述的方式實現了512點16Bit的快速傅立葉變換系統,并進行了仿真、綜合等工作。仿真結果表明其計算結果達到了一定的精度,運行速度可以滿足一般實時信號處理的要求。
上傳時間: 2013-06-02
上傳用戶:moshushi0009
隨著微電子技術和計算機技術的迅猛發展,尤其是現場可編程器件的出現,為滿足實時處理系統的要求,誕生了一種新穎靈活的技術——可重構技術。它采用實時電路重構技術,在運行時根據需要,動態改變系統的電路結構,從而使系統既有硬件優化所能達到的高速度和高效率,又能像軟件那樣靈活可變,易于升級,從而形成可重構系統。可重構系統的關鍵在于電路結構可以動態改變,這就需要有合適的可編程邏輯器件作為系統的核心部件來實現這一功能。 論文利用可重構技術和“FD-ARM7TDMLCSOC”實驗板的可編程資源實現了一個8位微程序控制的“實驗CPU”,將“實驗CPU”與實驗板上的ARMCPU構成雙內核CPU系統,并對雙內核CPU系統的工作方式和體系結構進行了初步研究。 首先,文章研究了8位微程序控制CPU的開發實現。通過設計實驗CPU的系統邏輯圖,來確定該CPU的指令系統,并給出指令的執行流程以及指令編碼。“實驗CPU”采用的是微程序控制器的方式來進行控制,因此進行了微程序控制器的設計,即微指令編碼的設計和微程序編碼的設計。為利用可編程資源實現該“實驗CPU”,需對“實驗CPU”進行VHDL描述。 其次,文章進行了“實驗CPU”綜合下載與開發。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開發工具。將“實驗CPU”的VHDL描述進行綜合以及下載,與實驗箱上的ARMCPU構成雙內核CPU,實現了基于可重構技術的雙內核CPU的系統。根據實驗板的具體環境,文章對雙內核CPU系統存在的關鍵問題,如“實驗CPU”的內存讀寫問題、微程序控制器的實現,以及“實驗CPU'’框架等進行了改進,并通過在開發工具中添加控制模塊和驅動程序來實現系統工作方式的控制。 最后,文章對雙核CPU系統進行了功能分析。經分析,該系統中兩個CPU內核均可正常運行指令、執行任務。利用實驗板上的ARMCPU監視用“實驗CPU”的工作情況,如模擬“實驗CPU”的內存,實現機器碼運行,通過串行口發送的指令來完成單步運行、連續運行、停止、“實驗CPU"指令文件傳送、“實驗CPU"內存修改、內存察看等工作,所有結果可顯示在超級終端上。該系統通過利用ARMCPU來監控可重構CPU,研究雙核CPU之間的通信,嘗試新的體系結構。
上傳時間: 2013-04-24
上傳用戶:royzhangsz
現場可編程門陣列(FPGA)是一種現場可編程專用集成電路,它將門陣列的通用結構與現場可編程的特性結合于一體,如今,FPGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用,它在數字系統中的作用日益變得重要,它所要求的準確性也變得更高。因此,對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發展,FPGA的密度和復雜程度也越來越高,使大量的故障難以使用傳統方法進行測試,所以人們把視線轉向了可測性設計(DFT)問題。可測性設計的提出為解決測試問題開辟了新的有效途徑,而邊界掃描測試方法是其中一個重要的技術。 本文對FPGA的故障模型及其測試技術和邊界掃描測試的相關理論與方法進行了詳細的探討,給出了利用布爾矩陣理論建立的邊界掃描測試過程的數學描述和數學模型。論文中首先討論邊界掃描測試中的測試優化問題,總結解決兩類優化問題的現有算法,分別對它們的優缺點進行了對比,進而提出對兩種現有算法的改進思想,并且比較了改進前后優化算法的性能。另外,本文還對FPGA連線資源中基于邊界掃描測試技術的自適應完備診斷算法進行了深入研究。在研究過程中,本文基于自適應完備診斷的思想對原有自適應診斷算法的性能進行了分析,并將獨立測試集和測試矩陣的概念引入原有自適應診斷算法中,使改進后的優化算法能夠簡化原算法的實現過程,并實現完備診斷的目標。最后利用測試仿真模型證明了優化算法能夠更有效地實現完備診斷的目標,在緊湊性指標與測試復雜性方面比現在算法均有所改進,實現了算法的優化。
上傳時間: 2013-06-30
上傳用戶:不挑食的老鼠
傳統的數控系統采用的大多是專用的封閉式結構,它能提供給用戶的選擇有限,用戶無法對現有數控設備的功能進行修改以滿足自己的特殊要求;各種廠商提供給用戶的操作方式各不相同,用戶在培訓人員、設備維護等方面要投入大量的時間和資金。這些問題嚴重阻礙了CNC制造商、系統集成者和用戶采用快速而有創造性的方法解決當今制造環境中數控加工和系統集成中的問題。隨著電子技術和計算機技術的高速發展,數控技術正朝向柔性化、智能化和網絡化的方向發展。針對數控系統已存在的問題和未來發展的趨勢,本文致力于建立一個適合現場加工特征的開放結構數控平臺,使系統具備軟硬件可重構的柔性特征,同時把監控診斷和網絡模塊融入數控系統的框架體系之內,滿足智能化和網絡化的要求。 本文在深入研究嵌入式系統技術的基礎上,引入可重構的設計方法,選擇具體的硬件平臺和軟件平臺進行嵌入式可重構數控系統平臺的研發。硬件結構以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現場可編程門陣列(FPGA)芯片為核心,配以系統所需的外圍模塊;軟件系統以性能卓越的VxWorks嵌入式實時操作系統為核心,開發所需要的應用軟件,將VxWorks嵌入式實時操作系統擴展為一個完整、實用的嵌入式數控系統。該系統不僅具有可靠性高、穩定性好、功能強的優點,而且具有良好的可移植性和軟硬件可裁減性,便于根據實際需求進行功能的擴展和重構。 本論文的主要研究工作如下: (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設計,以及存儲、采集、通訊和網絡等模塊的設計。 (2)深入研究了基于FPGA的串行配置方法和可重構設計方法,設計出基于FPGA的電機運動控制、機床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實時操作系統在硬件平臺上的移植和任務調度原理,合理分配控制系統的管理任務,開發系統的底層驅動程序和應用程序。 最后,本文總結了系統的開發工作,并對嵌入式可重構數控系統的進一步研究提出了自己的一些想法,以指引后續研究工作。
上傳時間: 2013-04-24
上傳用戶:gcs333
本文介紹了一種用單片機AT89C2501 來控制的樓宇直按可視對講門鈴系統的工作原理,并給出了其完整的硬件電路和軟件的設計方案與實現方法。關鍵詞:可視對講門鈴;單片機;音頻和視頻信號城
上傳時間: 2013-07-27
上傳用戶:yoleeson
采用現場可編程門陣列(FPGA)可以快速實現數字電路,但是用于生成FPGA編程的比特流文件的CAD工具在編制大規模電路時常常需要數小時的時間,以至于許多設計者甚至通過在給定FPGA上采用更多的資源,或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段,因此有效的布線算法能極大地減少布線時間。 許多布線算法已經被開發并獲得應用,其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點:基于SAT的布線算法在可擴展性上有很大缺陷;幾何查找布線算法雖然具有廣泛的拆線重布線能力,但當實際問題具有嚴格的布線約束條件時,它在布線方案的收斂方面存在很大困難。基于此,本文致力于探索一種能有效解決以上問題的新型算法,具體研究工作和結果可歸納如下。 1、在全面調查FPGA結構的最新研究動態的基礎上,確定了一種FPGA布線結構模型,即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象,該模型僅需3個適合的參數即能表示布線結構。為使所有布線算法可在相同平臺上運行,選擇了美國北卡羅來納州微電子中心的20個大規模電路作為基準,并在布線前采用VPR399對每個電路都生成30個布局,從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法,即一種基本迷宮布線算法Lee,一種基于協商的性能驅動的布線算法PathFinder,一種快速的時延驅動的布線算法VPR430和一種協商A
上傳時間: 2013-05-18
上傳用戶:ukuk
當今的船用導航雷達具有數字化、多功能、高性能、多接口、網絡化。同時要求具有高可靠性、高集成度、低成本,信號處理單元的小型化,產品更新周期短。要同時滿足上述需求,高集成度的器件應用是必須的。同時開發周期要短,需求軟件的可移植性要強,并且是模塊化設計,現場可編程門陣列器件(FPGA)已經成為設計首選。 現場可編程門陣列是基于通過可編程互聯連接的可配置邏輯塊(CLB)矩陣的可編程半導體器件。與為特殊設計而定制的專用集成電路(ASIC)相對,FPGA可以針對所需的應用或功能要求進行編程。雖然具有一次性可編程(OTP)FPGA,但是主要是基于SRAM的,其可隨著設計的演化進行重編程。CLB是FPGA內的基本邏輯單元。實際數量和特性會依器件的不同而不同,但是每個CLB都包含一個由4或6個輸入、一些選型電路(多路復用器等)和觸發器組成的可配置開關矩陣。開關矩陣是高度靈活的,可以進行配置以便處理組合邏輯、移位寄存器或RAM。當今的FPGA已經遠遠超出了先前版本的基本性能,并且整合了常用功能(如RAM、時鐘管理和:DSP)的硬(ASIC型)塊。由于具有可編程特性,所以FPGA是眾多市場的理想之選。它高集成度,以及用于設計的強大軟件平臺、IP核、在線升級可滿足需求。 本文介紹了基于FPGA實現船用導航雷達數字信號處理的設計,這是一個具體的、已經完成并進行小批量生產的產品,對指導實踐具有一定意義。
上傳時間: 2013-04-24
上傳用戶:稀世之寶039
在超深亞微米技術工藝下,布局成為超大規模集成電路物理設計中至關重要的一步。由于現場可編程門陣列(Field Programable Gate Array,FPGA)布線資源的預先確定性,使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標,從FPGA芯片結構和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結構模型及布局模型,并且給出了該模型的數學計算公式;提出將元件之間的層次距離轉化為線長的方法,實現了基于線網模型的高精度布局算法:提出利用矩形的對角線元件之間層次來代替線長,從而達到優化線長的同時提高布通率的快速布局算法。實驗結果表明,兩種算法均在北卡羅來納微電子中心(MCNC)學術芯片測試案例上取得了較理想的布局實驗效果,為下一步的布線工作建立了良好的基礎接口,并且完成了初始布線的工作。本FPGA結構模型的提出和布局算法的實現也都為工業界提供了借鑒價值。
上傳時間: 2013-04-24
上傳用戶:nbdedu