使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
ADS操作影片,教我們怎麼tuning電路.中文發音,步驟清楚,非常適合初學入門者.希望對大家有幫助.
標簽： tuning ADS 操作 家
上傳時間： 2016-02-25
上傳用戶：trepb001
一個可以計算分壓電路的源碼。 可透過輸出與輸入電壓，計算電阻的大小；或透過輸入電壓與電阻，計算最後輸出之電壓
標簽： 分
上傳時間： 2014-12-09
上傳用戶：hoperingcong
是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
javascript範例show 表單設計.動態表現
標簽： javascript show
上傳時間： 2016-07-02
上傳用戶：pompey
delphi登陸窗體的制作,就我知道的,可以有兩種方法,一種是在工程文件中實現登陸窗體的動態調用,另一種就是在主窗體的OnCreate事件中動態創建登陸窗體,兩種方法都需要將主窗體設置為Auto-create form,將登陸窗體設
標簽： OnCreate Auto-cr delphi 工程
上傳時間： 2016-08-04
上傳用戶：gtzj
verilog除頻器可用於編碼段運用可以穩定電路設計
標簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
內含fulladder結構檔,電路檔,測試檔(testbench)以及執行檔(.do)
標簽： fulladder testbench do
上傳時間： 2016-11-25
上傳用戶：wxhwjf
蟲蟲下載站版權所有 京ICP備2021023401號-1
