SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2．0是SATA的第二代標準，它規定在數據線上使用LVDS NRZ串行數據流傳輸數據，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點，SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據，所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究，完成基于SATA2．0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協議，其協議體系結構包括物理層、鏈路層、傳輸層和命令層，并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次，本論文對ATA協議和命令進行了詳細的解釋和分析，并針對設計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統設計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等，剖析了系統設計中的難點問題并給出解決問題的方法。然后，對系統數據通路的各個模塊的設計和實現進行詳盡的闡述，并給出各個模塊的驗證結果。最后，本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題，并分析測試結果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
隨著人們對數字電視和數字視頻信息的需求越來越大，數字電視廣播在中國迅速的發展起來。近幾年，數字電視傳輸系統技術逐漸成熟，數字電視地面廣播（DTTB）傳輸標準也于2006年8月30號正式出臺。此標準技術是由我國多家單位聯合研究的，具有自主知識產權的數字地面電視傳輸標準。DTTB系統標準的研究與仿真，具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數字電視廣播標準中平方根升余弦（SRRC）濾波器（滾降系數為0．05）的結構設計，介紹了一種適合在FPGA中實現的高階高速FIR濾波器的并行流水線結構。在本設計中，以CSD數優化濾波器系數，并運用簡化加法器圖（Reduced Adder Graph，RAG）算法進行改進，最后采用并行處理的轉置型流水線結構實現。 @@ 接著研究數字電視地面傳輸標準采用的傳輸技術-OFDM的基本概念和技術特點，并研究了清華大學提出的DMB-T方案中TDS-OFDM信號幀的組成結構以及相關原理。 @@ 最后，本文針對OFDM調制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域導頻的采樣率相同，以達到較好的同步性能，采用了3780個正交子載波的設計方案。在實現過程中，分析比較了多種算法的計算復雜性，設計出在硬件實現復雜度上進行優化的3780點FFT處理器的數據流流水線算法。之后，通過定點仿真比較各模塊輸出的動態范圍和概率分布，設計出定點字長的優化方案，并分析計算了這一處理器的輸出信噪比與內部各模塊字長的關系，進一步降低了硬件實現復雜性。 @@關鍵字：數字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復用調制（OFDM）；快速傅立葉變換（FFT）； 3780
上傳時間： 2013-04-24
上傳用戶：mdrd3080
SI4432-T- B1 測試代碼 原理圖 PCB
上傳時間： 2013-08-05
上傳用戶：tinawang
隨著數字視頻廣播的發展，觀眾將會面對越來越多綜合或專門頻道的選擇，欣賞到更高品質，更多服務的節目。而廣播業者則要為這些節目的版權購買，制作而承受更高的成本，單純的廣告收入已經不夠。要求對用戶收取一定的收視費用，而另一方面，調查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(Conditional Access system)就是為了商業目的而對某些廣播服務實施接入控制，決定一個數字接受設備能否將特定的廣播節目展現給最終用戶的系統。CA技術要求既能使用戶自由選擇收看節目又能保護廣播業者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節目。在數字電視領域中，CA系統無疑將成為發展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統，在不同的CA系統之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數字電視條件接收系統GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。可以說，FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統的目的和組成，FPGA的結構和原理，優勢。然后介紹了利用FPGA來實現CA系統主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結構，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構建，硬件實現等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計，給出了FPGA的結構和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程； 最后給出了該加擾系統的測試與驗證方法以及驗證和測試結果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
電能計量裝置安裝接線規則 DL/T 825-2002:本標準規定了電力系統中計費用和非計費用交流電能計量裝置的接線方式及安裝規定。
上傳時間： 2013-06-30
上傳用戶：yuanhong95
心血管系統疾病是現今世界上發病率和死亡率最高的疾病之一。T波交替(T-wavealtemans,TWA)作為一種非穩態的心電變異性現象，是指心電T波段振幅、形態甚至極性逐拍交替變化。大量研究表明，TWA與室性心律失常、心臟性猝死等有直接密切的關系，已成為一種無創獨立性預測指標。隨著數字信號處理技術和計算機技術的迅速發展，微伏級的TWA已經可以被檢出，并且精度越來越高。本文以T波交替檢測為中心，基于ARM給出了T波交替檢測技術原理性樣機的硬件及軟件，實現實時監護的目的。 在TWA檢測研究中，需要對心電信號進行預處理，即信號去噪和特征點檢測。小波分析以其多分辨率的特性和表征時頻兩域信號局部特征的能力成為我們選取的心電信號自動分析手段。文中采用小波變換將原始心電信號分解為不同頻段的細節信號，根據三種主要噪聲的不同能量分布，采用自適應閾值和軟硬閾值折衷處理策略用閾值濾波方法對原始信號進行去噪處理：同時基于心電信號的特征點R峰對應于Mexican-hat小波變換的極值點，因此我們使用Mexican-hat小波檢測R峰，通過附加檢測方案確保了位置的準確性，并根據需要提出了T波矩陣提取方法。 隨后文章介紹了T波交替的產生機理及研究進展，分別從臨床應用和檢測方法上展現了目前TWA的發展進程，并利用了譜分析法、相關分析法和移動平均修正算法分別從時域和頻域對一些樣本數據進行T波交替檢測。在檢測中譜分析法抗噪能力較強，但作為一種頻域檢測方法，無法檢測非穩態TWA信號，而相關分析法受呼吸、噪聲影響較大，數據要求較高，因此可以在譜分析檢測為陽性TWA基礎上，再對信號進行相關分析，從而克服自身算法缺陷，確定交替幅度和時間段。最后對影響檢測結果的因素進行討論研究，從而降低檢測誤差。 文章還設計了T波交替檢測技術原理性樣機的關鍵部分電路和軟件框架。硬件部分圍繞ARM核的Samsung S3C44BOX為核心，設計了該樣機的關鍵電路，包括采集模塊、數據處理模塊(外部存儲電路、通信接口電路等)。其中在采集模塊中針對心電信號是微弱信號并且干擾大的特點，采用了具有高共模抑制比和高輸入阻抗的分級放大電路，有效的提取了信號分量：A/D轉換電路保證了信號量化的高精度。利用USB接口芯片和刪內部異步串行通訊實現系統與外界聯系。系統軟件中首先介紹了系統的軟件開發環境，然后給出了心電信號分析及處理程序設計流程圖及實現，使它們共同完成系統的軟件監護功能。
上傳時間： 2013-07-27
上傳用戶：familiarsmile
隨著人們對于數字視頻和數字圖像的需求越來越大，數字電視廣播和手機電視迅速發展起來，但是人們對于數字圖像質量的要求也越來越高。對于觀眾來講，畫面的質量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產生誤碼，導致圖像質量的下降，甚至無法正常收看。因此，為了保障圖像質量就需要采用糾錯編碼(又稱信道編碼)的方式來實現通信。在數字視頻廣播系統(DVB)中，無論是衛星傳輸，電纜傳輸還是地面傳輸都采用了信道編碼。 本文首先深入研究DVB標準中的信道編碼部分的關鍵技術；然后依照DVB-T標準技術要求，設計并硬件實現了數字視頻傳輸的信道編解碼系統。在該系統中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應用讓系統具有很強的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數據通信設備可以直接與數字通信設備連接，這使得應用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎上，本文給出了解碼部分的設計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現。在RS解碼過程中引入了流水線機制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區循環法，利用對RAM讀寫地址的控制實現解卷積交織，這種方法控制電路簡單，實現速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準確度的基礎上大大提高了解碼效率。
上傳時間： 2013-07-16
上傳用戶：372825274
2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內，在信息安全中扮演重要角色。因此，對AES算法實現的研究就成為了國內外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發周期短等優點。 本論文就是針對AES加、解密算法在同一片FPGA中的優化實現問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統的FPGA優化設計進行了研究。主要內容為： 1．確定了實現方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優化處理了字節代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環境的不同，本設計支持數據分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統的優化設計； 3．利用QLJARTUSII開發工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現了資源和速度的均衡，在性能上具有較大的優勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
本論文討論的是如何對符合DVB-T標準的數字圖像無線監控系統中的MPEG2圖像實現底層硬件的實時加/解密.數字圖像無線監控系統是某公司研發的符合DVB-T標準的實時圖像語音無線傳輸系統,通過對實時采集的圖像等信息的發射與接收實現對遠程現場的無線監控.為了保證圖像數據在傳輸中的保密性,設計了基于FPGA的實時MPEG2圖像加/解密系統.該系統由加/解密算法模塊和密鑰管理模塊組成.加/解密算法模塊完成發射機及接收機中的實時數據流的加/解密,該模塊是基于FPGA的,采用美國國家標準DES(Dara Encryption Standard)算法,實現了對MPEG2 TS流的硬件加/解密.密鑰管理模塊完成加/解密模塊的密鑰產生、管理、控制、輸入等功能.本論文首先介紹了密碼學的基本知識及幾種典型的加密體制和算法.接著介紹了DVB-T數字廣播標準和數字圖像無線監控系統的原理和系統結構.然后對圖像加解密器的系統設計原理及實現做了詳細介紹.在此基礎上,介紹了FPGA中的加密算法的仿真及實現和密鑰管理模塊的實現.最后介紹了系統的硬件電路和整個系統的軟硬件調試.本人的工作主要包括:1.查閱資料,了解密碼學及DVB系統相關領域知識.2.根據項目要求設計基于FPGA的實時MPEG2圖像加/解密系統方案.3.基于FPGA完成MPEG2圖像的底層硬件加密及解密邏輯程序設計,并設計各個控制程序和驅動.4.設計系統原理圖及電路板,完成系統的軟硬件調試和與全系統的聯調.
上傳時間： 2013-06-30
上傳用戶：jiiszha
隨著安全通信數據速率的提高,關鍵數據加密算法的軟件實施成為重要的系統瓶頸.基于FPGA的高度優化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達到所要求的加密處理性能(每秒的SSL或RSA運算次數)基準.網絡的迅速發展,對安全性的需要變得越來越重要.然而,盡管網絡技術進步很快,安全性問題仍然相對落后.由于FPGA所提供的設計優勢,特別是新的高速版本,網絡系統設計人員可以在這些網絡設備中經濟地實現安全性支持.FPGA是實現設計靈活性和功能升級的關鍵,對于容錯、IPSec協議和系統接口問題而言這兩點非常重要.而且,FPGA還為網絡系統設計人員提供了適應不同安全處理功能以及隨著安全技術的發展方便地增加對新技術支持的能力.標準加密/解決以及認證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網絡安全系統中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結構,著重論述了加密卡上加密模塊的實現,即用FPGA實現3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現進行仿真,并繪制了板卡的原理圖,對PCI接口原理進行了闡述.在論文中,首先闡述了數據加密原理.介紹了數據加密的算法和數據加密的技術發展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結構,遵從的是PCI2.2規范,理解并掌握PCI總線的規范是了解整個系統的重要一環,本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現,以Xilinx公司VIRTEXII結構的VXC2V3000為例,闡述用FPGA高速實現3DES算法及IDEA、MD5算法的設計要點及關鍵部分的設計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
