基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現系統控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設計了以MC8051 IP Core為核心的控制模塊、計數模塊、鎖存模塊和LCD顯示模塊等幾部分，實現了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實現測頻率、周期、占空比等功能。
各種功能的計數器實例（VHDL源代碼）:ENTITY counters IS
PORT
(
d : IN INTEGER RANGE 0 TO 255;
clk : IN BIT;
clear : IN BIT;
ld : IN BIT;
enable : IN BIT;
up_down : IN BIT;
qa : OUT INTEGER RANGE 0 TO 255;
qb : OUT INTEGER RANGE 0 TO 255;
qc : OUT INTEGER RANGE 0 TO 255;
qd : OUT INTEGER RANGE 0 TO 255;
qe : OUT INTEGER RANGE 0 TO 255;
qf : OUT INTEGER RANGE 0 TO 255;
qg : OUT INTEGER RANGE 0 TO 255;
qh : OUT INTEGER RANGE 0 TO 255;
qi : OUT INTEGER RANGE 0 TO 255;
