大規模可編程邏輯器件CPLD和FPGA是當今應用最廣泛的兩類可編程專用集成電路(ASIC),電子設計工程師用它可以在辦公室或實驗室里設計出所需的專用集成電路,從而大大縮短了產品上市時間,降低了開發成本.此外,可編程邏輯器件還具有靜態可重復編程和動態系統重構的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統設計的靈活性和通用性.該設計完成了在一片可編程邏輯器件上開發簡易計算機的設計任務,將單片機與單片機外圍電路集成化,能夠輸入指令、執行指令、輸出結果,具有在電子系統中應用的普遍意義,另外,也可以用于計算機組成原理的教學試驗.該文第一章簡要介紹了可編程ASIC和EDA技術的歷史、現狀、未來并對本課題作了簡要陳述.第二章在芯片設計的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設計過程和設計手段,首先將簡易計算機劃分為運算器、CPU控制器、存儲器、鍵盤接口和顯示接口以及系統控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對設計的綜合與實現做了總結,給出了時序仿真波形圖.該文針對FPGA和RISC這兩大課題,對RISC在FPGA上的實現進行了初淺的探索與嘗試.從計算機體系結構入手,剖析了精簡指令集計算機的原理,通過該設計的實踐對ASIC和EDA的設計潛力有了更進一步的領悟.
上傳時間： 2013-05-21
上傳用戶：hewenzhi
隨著電子技術和信息技術的發展，可編程邏輯器件的應用領域越來越寬。可編程SoC設計已成為SoC設計的新方法。論文介紹了可編程邏輯器件的設計方法和開發技術，并用硬件描述語言和FPGA／CPLD設計技術，探索和研究了基于FPGA的RISCMCU的設計與實現過程。 論文參照Mircochip公司的PICl6C5X單片機的體系結構，設計了8位RISCMCU。該嵌入式MCU設計采用了自頂向下的設計方法和模塊化設計思想。MCU總體結構設計劃分控制模塊、ALU模塊、存儲模塊三大模塊。然后，對各模塊的具體技術實現細節分別進行了闡述。論文中設計的MCU能實現PICl6C5X單片機33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應用是基于FPGA的，能與其他外設IP方便的結合在一起使用，比ASIC的PICl6C57X的應用更具靈活性。 軟件仿真和硬件驗證表明：所設計的嵌入式MCU在各方面均達到了一定的性能指標，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達21.88MHz。這些為自主設計R／SCMCU的IP核提供了值得借鑒的探索成果和設計思路，在通用控制領域也有一定的實用價值。 此外，論文中還介紹了三相SPWM控制模塊的設計，該模塊具有死區時間和載波比任意可調的特點，可以單獨應用，也可以作為MCU的外設子模塊應用。
上傳時間： 2013-07-16
上傳用戶：熊少鋒
隨著星載電子系統復雜度、小型化需求的提高，SoC已經成為應對未來星載電子系統設計需求的解決途徑。為了簡化設計流程并且提高部件的可重用性，在目前的SoC設計中引入了稱之為平臺的體系結構模板，用它來描述采用已有的標準核來開發SoC的方法。在星載電子系統中常用部件的分類設計，最終建立一個包括多種功能部件，互連部件和處理部件的設計平臺，從而有效的提高星載電子系統的設計能力。在當前NASA和ESA的空間應用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統設計平臺要提供的一個互連部件對其進行設計。 針對這一需求，本論文采用自項向下的設計方法對PCI總線從設備控制器的設計與實現進行了研究，對PCI總線協議做了深刻的分析，完成了PCI總線目標設備控制器的設計，采用Verilog HDL對其進行了RTL級的描述。 在該課題的研究中，采用了目前集成電路設計中常見的自頂向下設計方法，使用硬件描述語言Verilog HDL對其進行描述，重點分析了PCI總線設備控制器的設計。以PCI總線協議的分析和理解為基礎，對PCI總線設備控制器進行了功能分析和結構劃分。根據PCI總線設備控制器的功能和結構劃分，對PCI總線目標設備控制器的設計思路和各個子模塊電路的設計和實現進行了詳細的分析闡述，并且通過編寫測試激勵程序完成了功能仿真。應用FPGA作為物理驗證和實現載體，進行了面向FPGA的電路綜合，進行了布局布線后的時序仿真，證明所實現的PCI目標設備控制器符合基本功能要求，在以上基礎上完成了PCI目標設備控制器的FPGA實現。通過這整個論文的工作，按照設計、仿真、綜合驗證及布局布線的步驟，完成了PCI總線目標設備控制器IP軟核的設計。
上傳時間： 2013-06-07
上傳用戶：tccc
隨著微電子技術的發展，可編程邏輯器件取得了迅速的發展，其功能日益強大，FPGA內部可用邏輯資源飛速增長，近來推出的FPGA都針對數字信號處理的特點做了特定設計，集成了存儲器、鎖相環（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發軟件使用硬件描述語言，可以實現特定的信號處理算法，如FFT、FIR等算法，為電子設計工程師提供了新的選擇。實時圖像處理系統采用FPGA+DSP的結構來完成整個復雜的圖像處理算法。將圖像處理算法進行分類，FPGA和DSP份協作發揮各自的長處，對于算法實現簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現，DSP則用來處理經過預處理后的圖像數據，來運行算法結構復雜，乘加運算多的算法。整個系統主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應用，完成了Stratix芯片的選型。設計了數字圖像處理板的電路原理圖和PCB設計圖。并對電路板進行調試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設計，并調試成功，應用到FPGA的調試下載配置中，取得了良好的實驗與經濟效果。（3）充分利用FPGA的設計開發軟件與工具，完成了中值濾波、形態學濾波和自適應閾值的FPGA實現，并給出了詳細的實現過程。將算法下載到FPGA芯片，經過試驗調試，達到要求。（4）研究了PCI接口通訊的實現方式，選用PCI9054芯片實現通訊，完成PCI接口電路設計，經過調試，實現了中斷、DMA等方式，滿足了數據傳輸的要求。（5）學習了C6701DSP芯片的工作特性以及內部功能結構，完成了DSP外圍存儲器的擴展、時鐘信號發生以及電源模塊等外圍電路的設計。
上傳時間： 2013-07-22
上傳用戶：Divine
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
機械手是自動裝配生產線上必不可少的設備，它可以模擬人手臂的部分動作，按預定的程序、軌跡和要求，實現抓取、搬運和裝配等工作。在減輕人的勞動強度、提高裝配質量和提高裝配效率等方面，起到了積極的作用。本文基于ARM和FPGA嵌入式系統，開展了機械手控制系統的研發工作，實現了機械手的自動控制。 嵌入式ARM處理器，具有運行速度快、功耗低、程序設計靈活、外圍硬件資源豐富等優點，但其普通輸入輸出口的高低電平變化周期最快只能到1微妙左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數據，時間可縮短至幾十納秒。通過ARM處理器和FPGA技術的有機結合，發揮各自的優勢，使系統具有程序設計靈活、以太網通信、大容量存儲、高速數據輸山、低成本等特點，滿足高速機械手自動控制的要求。 本文分析了ARM和FPGA系統，以及機械手控制系統的功能要求；設計硬件模塊、接口電路；闡述了系統軟件的設計過程，包括啟動代碼U—BOOT、操作系統μCLinux的移植；并介紹了如何利用便件描述語言VHDL來實現機械手邏輯控制。
上傳時間： 2013-04-24
上傳用戶：luyanping
隨著電子技術的發展,當前數字系統的設計正朝著速度快、容量大、體積小、重量輕的方向發展.FPGA以其功能強大,開發過程投資少、周期短,可反復修改,保密性能好,開發工具智能化等特點成為當今硬件設計的首選方式之一.由于Intel公司的MCS-51系列單片機被公認為8位機的工業標準,因此,使用FPGA模擬實現8051單片機及其外設的功能便成為大規模復雜數字系統設計中的重要課題.該文首先介紹了FPGA及Xilinx公司關于硬件設計開發的工具ISE系統,繼而用VHDL語言編寫了8051單片機功能實現的源代碼,然后為其設計了與部分外設連接的接口模塊,包括8255并行接口、SCI串行接口和KBC鍵盤接口模塊.并將它們封裝到一塊FPGA之中,最終實現了8051單片機的大部分功能.
上傳時間： 2013-07-28
上傳用戶：erkuizhang
信息技術的不斷發展,對信息的安全提出了更高的要求.在應用公鑰密碼體制的時候,對密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對數問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實現也成為一個關注的方面.該文按照確定有限域、選取曲線參數、劃分結構模塊、優化模塊算法、實現模塊設計,驗證模塊功能的順序進行書寫.為了硬件實現上的方便,設計選擇了含有Ⅱ型優化正規基的伽略域GF(2191),并在該域上構造了隨機的橢圓曲線.根據層次化、結構化的設計思路,將橢圓曲線上的標量乘法運算劃分成兩個運算層次:橢圓曲線上的運算和有限域上的運算.模塊劃分之后,利用自底向上的設計思路,主要針對有限域上的乘法運算進行了重要的改進,并對加法群中的標量乘運算的算法進行了分析、證明,以達到面積優化和快速執行的效果.具體設計中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺上進行電路設計.完成了各個模塊的設計輸入和仿真.設計選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進行綜合、布局、布線和時序仿真.文中給出了橢圓曲線上的點加、倍點和標量乘法模塊的具體設計結構框圖.并且根據橢圓曲線的標量乘特點,提出了合適的驗證方案.該設計完成了橢圓曲線上的標量乘法運算.設計主要針對資源受限的應用環境:改進了有限域上的乘法運算、使用了沒有預處理的標量乘算法.改進后的橢圓曲線標量乘法需要2,741,998個邏輯單元,在100MHz的時鐘約束下,運行一次標量乘法運算需要567.69us.該次設計的結果可以直接用來構造橢圓曲線上的簽名、驗證、密鑰交換等算法.
上傳時間： 2013-05-24
上傳用戶：zhuo0008
傅里葉變換是信號處理領域中較完善、應用較廣泛的一種分析手段.但傅里葉變換只是一種時域或頻域的分析方法,它要求信號具有統計平穩,即時不變的特性.但是實際應用中存在很多非平穩信號,它們并不能很好的用傅立葉變換來處理.小波變換的出現解決了這個問題,它在處理非平穩信號方面具有傅立葉變換無法比擬的優越性.小波變換在通信技術、信號處理、地球物理、水利電力、醫療等領域中獲得了日益廣泛的應用.小波變換的研究成為了當今學術界的一個熱點.隨著現代數字信號處理朝著高速實時的方向發展,純軟件的程序式信號處理方法越來越不能滿足實際應用的需求,因此人們希望用硬件電路來實現高速信號處理問題.基于以上原因,該文在研究了小波變換的基本理論和特點的基礎上,重點研究了小波變換的VLSI電路構架,并用FPGA實現了它的功能.毫無疑問,該文所做的具體工作在理論和實踐上都有參考價值.論文中,在簡單介紹了小波變換的基本理論、特點和應用;對信號小波變換分解,重構的MATLAB算法進行了分析,為硬件實現奠定了理論基礎.論文在研究了小波核心算法MALLAT算法的基礎上,以直觀的圖形方式描述了算法的流程圖;并由此提出了基于VLSI的電路模塊架構.根據上述模塊結構,對相關模塊進行了硬件描述語言(VERILOG-HDL)的建模,并且在仿真平臺上(ACTIVE-HDL)進行了仿真.在仿真正確的前提下,該文選用了EP20K100BC356-1V芯片作為目標器件進行了綜合和后仿真,并且將仿真結果通過MATLAB與理論參數進行了比較,結果表明設計是正確的.對設計中存在的誤差和部分模塊的進一步優化,該文也作了分析和說明,為下一步實現通用IP核設計奠定了基礎.
上傳時間： 2013-06-27
上傳用戶：zhaoq123
本文首先分析數字圖像壓縮技術的實際應用情況，相關的DVB技術標準和測試標準ETR290，進而提出了一個可適用于實際工作環境的語義分析模型框架；并在FPGA開發環境ISE中按照這個語義分析模型框架構造了一個具體的VHDL模型；同時利用工具軟件Synplify和modelsim完成軟件功能和時序仿真；然后設計相應的硬件測試平臺來驗證模塊功能。針對數字圖像技術實際應用環境的特點，本文提出了一種構建在嵌入式硬件平臺上的分析模塊，可實時分析MPEG-2傳輸流語法。通過連接TCP/IP網絡可實現24小時/7天長時間工作。模塊化的設計，使其可以安裝于各種設備或實際應用環境中的各關鍵節點，通過網絡傳輸到統一的服務器；同時該模塊可設置成不同的硬件觸發模式，使之成為故障傳感器。因此，該模塊適用于工程開通、快速故障監測、長時間監控等。通過與市場上專業測試設備性能進行比較，在測試精確性方面不占優勢，但在達到一定數量級的測試精度后，其廉價、簡易和無需維護的特點將呈現巨大的優勢。
上傳時間： 2013-04-24
上傳用戶：源弋弋
