VIP專區(qū)-PCB源碼精選合集系列（23）資源包含以下內(nèi)容：1. PCB線路板還原電路原理圖.2. PCB布線知識面試題_PCB工程師必備.3. 新設(shè)計(jì)的電路板調(diào)試方法.4. PCB布局布線技巧100問.5. 高速PCB設(shè)計(jì)誤區(qū)與對策.6. 如何做好pcb板詳談.7. PCB工序解析.8. 抑制△I噪聲的PCB設(shè)計(jì)方法.9. PCB封裝手冊詳解.10. PCB純手工設(shè)計(jì).11. 印刷電路板的電磁兼容設(shè)計(jì)—論文.12. PCB抗干擾技術(shù)實(shí)現(xiàn)方案.13. 焊接制造中的智能技術(shù).14. 射頻電路PCB設(shè)計(jì)中注意問題.15. 差分信號PCB布局布線誤區(qū).16. PCB覆銅高級連接方式.17. 高速PCB中微帶線的串?dāng)_分析.18. 如何做一塊好的PCB板.19. 高速PCB設(shè)計(jì)中的反射研究.20. CADENCE PCB設(shè)計(jì)：布局與布線.21. PCB設(shè)計(jì)的經(jīng)驗(yàn)心得.22. PCB設(shè)計(jì)者必看經(jīng)典教材.23. 印制板可制造性設(shè)計(jì).24. 基于知識的印刷電路板組裝工藝決策系統(tǒng).25. 綜合布線系統(tǒng)施工要點(diǎn).26. PCB板設(shè)計(jì)中的接地方法與技巧.27. 《新編印制電路板（PCB）故障排除手冊》.28. PCB走線的比例關(guān)系.29. PCB LAYOUT設(shè)計(jì)規(guī)范手冊.30. PCB技朮大全.31. CTP知識全解.32. pcb高級講座.33. PCB布線設(shè)計(jì)-模擬和數(shù)字布線的異同.34. protel 99se進(jìn)行射頻電路PCB設(shè)計(jì)的流程.35. PCB抄板密技.36. 提高多層板層壓品質(zhì)工藝技術(shù)總結(jié).37. 充分利用IP以及拓?fù)湟?guī)劃提高PCB設(shè)計(jì)效率.38. 電路板噪聲原理和噪聲抑制.39. 電源完整性分析應(yīng)對高端PCB系統(tǒng)設(shè)計(jì)挑戰(zhàn).40. 板載故障記錄OBFL.
上傳時間： 2013-07-20
上傳用戶：eeworm
差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個全面基于數(shù)字信號處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題，代表了當(dāng)前短波通信的一個重要發(fā)展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國對該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實(shí)際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對差分跳頻進(jìn)行了研究，用FPGA來實(shí)現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。而且設(shè)計(jì)中盡量采用軟件無線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個通用、標(biāo)準(zhǔn)、模塊化的硬件平臺，用軟件編程來實(shí)現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計(jì)方法中解放出來。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實(shí)現(xiàn)方案。在頻率合成中，著重對DDS的相位截?cái)嗾`差及幅度量化誤差進(jìn)行仿真，找出基于FPGA實(shí)現(xiàn)的最佳參數(shù)及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進(jìn)行設(shè)計(jì)。最后根據(jù)設(shè)計(jì)方案制作基于FPGA的電路板。 設(shè)計(jì)中跳頻圖案、直接數(shù)字頻率合成器、頻率識別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進(jìn)行設(shè)計(jì)，以便能夠在所有廠家的FPGA芯片中移植。
上傳時間： 2013-07-22
上傳用戶：yezhihao
摘要: 介紹了時鐘分相技術(shù)并討論了時鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時鐘分相技術(shù); 應(yīng)用 中圖分類號: TN 79 文獻(xiàn)標(biāo)識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設(shè)計(jì)上面。但隨著系統(tǒng)時鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統(tǒng)時鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對高頻時鐘信號的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術(shù), 以低頻的時鐘實(shí)現(xiàn)高頻的處 理。 1 時鐘分相技術(shù) 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術(shù), 就是把 時鐘周期的多個相位都加以利用, 以達(dá)到更高的時間分辨。在通常的設(shè)計(jì)中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統(tǒng)的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達(dá)到時鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實(shí)現(xiàn)高精度的時間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(huán)(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動的分 相時鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數(shù)據(jù), 與其同步的時鐘信號并不傳輸。 但本地接收到數(shù)據(jù)時, 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時鐘, 即要獲取與數(shù) 據(jù)同步的時鐘信號。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數(shù)據(jù) 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應(yīng)該達(dá)到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統(tǒng)設(shè)計(jì)帶來很多的困擾。 我們在這里使用鎖相環(huán)和時鐘分相技術(shù), 將一個16MHz 晶振作為時鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數(shù)據(jù)同步性最好的一個。選擇的依據(jù)是: 在每個數(shù)據(jù)幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數(shù)據(jù), 如果經(jīng)某個時鐘鎖存后的數(shù)據(jù)在這個指定位置最先檢測出這 個KWD, 就認(rèn)為下一相位的時鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個判別原理, 我們設(shè)計(jì)了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(Aperture J itters) , 無法達(dá)到很 好的時間分辨。 現(xiàn)在使用時鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時鐘分別作為ADC 的 轉(zhuǎn)換時鐘, 對模擬信號進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點(diǎn)依次相差90°相位。通過存儲器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時鐘分相技術(shù), 可以有效地用低頻時鐘實(shí)現(xiàn)相當(dāng)于高頻時鐘的時間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時鐘 分相 技術(shù)應(yīng)用
上傳時間： 2013-12-17
上傳用戶：xg262122
計(jì)算所漢語詞法分析系統(tǒng)ICTCLAS.分詞正確率高達(dá)97.58%(973專家組評測)，未登錄詞識別召回率均高于90%，其中中國人名的識別召回率接近98%處理速度為31.5Kbytes/s。ICTCLAS的特色還在于：可以根據(jù)需要輸出多個高概率結(jié)果，有多種輸出格式，支持北大詞性標(biāo)注集，973專家組給出的詞性標(biāo)注集合。
標(biāo)簽： ICTCLAS 97.58% 973 分
上傳時間： 2014-01-09
上傳用戶：1079836864
PIC18指令集中文介紹，詳細(xì)介紹了microchip剛推出的16位哈拂結(jié)構(gòu)，更大存儲空間，RAM分頁/段管理的單片機(jī)的指令使用
上傳時間： 2014-06-07
上傳用戶：lvzhr
《加密與解密》隨書光盤(二)工具 本書在第一版的基礎(chǔ)上,更新了第一版中的過時內(nèi)容。 本書共分三個部分。 第一部分介紹與加密和解密技術(shù)相關(guān)的基礎(chǔ)知識。 第二部分全面講述各種最新的軟件加密與解密技術(shù)及方法，如靜態(tài)分析技術(shù)，動態(tài)分析技術(shù)，序列號，警告窗口，時間限制，加密算法MD5、SHA、RSA、ElGanal等。 第三部分主要介紹PE文件的知識，如增加文件功能、加殼與脫殼、補(bǔ)丁技術(shù)等。
上傳時間： 2014-01-09
上傳用戶：清風(fēng)冷雨
《加密與解密》隨書光盤(三)工具 本書在第一版的基礎(chǔ)上,更新了第一版中的過時內(nèi)容。 本書共分三個部分。 第一部分介紹與加密和解密技術(shù)相關(guān)的基礎(chǔ)知識。 第二部分全面講述各種最新的軟件加密與解密技術(shù)及方法，如靜態(tài)分析技術(shù)，動態(tài)分析技術(shù)，序列號，警告窗口，時間限制，加密算法MD5、SHA、RSA、ElGanal等。 第三部分主要介紹PE文件的知識，如增加文件功能、加殼與脫殼、補(bǔ)丁技術(shù)等。
上傳時間： 2014-12-04
上傳用戶：qweqweqwe
《加密與解密》隨書光盤(四)工具 本書在第一版的基礎(chǔ)上,更新了第一版中的過時內(nèi)容。 本書共分三個部分。 第一部分介紹與加密和解密技術(shù)相關(guān)的基礎(chǔ)知識。 第二部分全面講述各種最新的軟件加密與解密技術(shù)及方法，如靜態(tài)分析技術(shù)，動態(tài)分析技術(shù)，序列號，警告窗口，時間限制，加密算法MD5、SHA、RSA、ElGanal等。 第三部分主要介紹PE文件的知識，如增加文件功能、加殼與脫殼、補(bǔ)丁技術(shù)等。
上傳時間： 2015-04-23
上傳用戶：Divine
《加密與解密》隨書光盤(五)習(xí)題 本書在第一版的基礎(chǔ)上,更新了第一版中的過時內(nèi)容。 本書共分三個部分。 第一部分介紹與加密和解密技術(shù)相關(guān)的基礎(chǔ)知識。 第二部分全面講述各種最新的軟件加密與解密技術(shù)及方法，如靜態(tài)分析技術(shù)，動態(tài)分析技術(shù)，序列號，警告窗口，時間限制，加密算法MD5、SHA、RSA、ElGanal等。 第三部分主要介紹PE文件的知識，如增加文件功能、加殼與脫殼、補(bǔ)丁技術(shù)等。
上傳時間： 2014-01-10
上傳用戶：cuiyashuo
一．“ZHG_C”(ZHG自定義C函數(shù)包)中為ZHG本人創(chuàng)作的自定義C函數(shù)集，現(xiàn)共包含8個C文件，分別是： BMP16.C——DOS圖形模式下顯示16色位圖的函數(shù)。 BMP24.C——DOS圖形模式下顯示24位位圖的函數(shù)。 BMP256.C——DOS圖形模式下顯示256色位圖的函數(shù)。 BOX.C——DOS字符模式下畫矩形框（單、雙）。 HZK.C——DOS圖形模式下顯示漢字或英文（16×16、24×24、12×12、ASC8×16）。INFORMATION.C——DOS字符模式下以統(tǒng)一格式顯示作者信息。 MOUSE.C——DOS圖形模式下使用鼠標(biāo)所需的一系列函數(shù)。 PLAY.C——C語言中用鍵盤播放音樂的函數(shù)。 二．它們所包含的函數(shù)的作用及用法分別在相應(yīng)的文件中有說明，在C/C++程序中直接調(diào)用這些函數(shù)，可以極大地提高編程效率，事半功倍。 三．該函數(shù)包將會隨著本人學(xué)習(xí)的發(fā)展而繼續(xù)改進(jìn)、補(bǔ)充以及增加新的實(shí)用的文件。 ----Author: zhg 2006.12 E-mail: wudazhg@163.com All Rights Reserved
標(biāo)簽： ZHG ZHG_C 自定義 函數(shù)
上傳時間： 2015-08-14
上傳用戶：talenthn
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
