本文以電機(jī)控制DSPTMS320LF2407為核心，結(jié)合相關(guān)外圍電路，運用新型SVPWM控制方法，設(shè)計電梯專用變頻器。為了達(dá)到電梯專用變頻器大轉(zhuǎn)矩、高性能的要求，在硬件上提高系統(tǒng)的實時性、抗干擾性和高精度性；在軟件上采用新型SVPWM控制方法，以消除死區(qū)的負(fù)面影響，另外單神經(jīng)元PID控制器應(yīng)用于速度環(huán)，對速度的調(diào)節(jié)作用有明顯改善。通過軟硬件結(jié)合的方式，改善電機(jī)輸出轉(zhuǎn)矩，使電梯控制系統(tǒng)的性能得到提高。 系統(tǒng)主電路主要由三部分組成：整流部分、中間濾波部分和逆變部分，分別用6RI75G-160整流橋模塊、電解電容電路和7MBP50RA120IPM模塊實現(xiàn)。并設(shè)計有起動時防止沖擊電流的保護(hù)電路，以及防止過壓、欠壓的保護(hù)電路。其中，對逆變模塊IPM的驅(qū)動控制是控制電路的核心，也是系統(tǒng)實現(xiàn)的主要部分。控制電路以DSP為核心，由IPM驅(qū)動隔離控制電路、轉(zhuǎn)速位置檢測電路、電流檢測電路、電源電路、顯示電路和鍵盤電路組成。對IPM驅(qū)動、隔離、控制的效果，直接影響系統(tǒng)的性能，反映了變頻器的性能，所以這部分是改善變頻器性能的關(guān)鍵部分。另外，本課題擬定的被控對象是永磁同步電動機(jī)(PMSM)，要對系統(tǒng)實現(xiàn)SVPWM控制，依賴于轉(zhuǎn)子位置的準(zhǔn)確、實時檢測，只有這樣，才能實現(xiàn)正確的矢量變換，準(zhǔn)確的輸出PWM脈沖，使合成矢量的方向與磁場方向保持實時的垂直，達(dá)到良好的控制性能，因此，轉(zhuǎn)子位置檢測是提高變頻器性能的一個重要環(huán)節(jié)。 系統(tǒng)采用的控制方式是SVPWM控制。本文從SVPWM原理入手，分析了死區(qū)時間對SVPWM控制的負(fù)面作用，采用了一種新型SVPWM控制方法，它將SVPWM的180度導(dǎo)通型和120度導(dǎo)通型結(jié)合起來，從而達(dá)到既可以消除死區(qū)影響，又可以提高電源利用率的目的。另外，在速度調(diào)節(jié)環(huán)節(jié)，采用單神經(jīng)元PID控制器，通過反復(fù)的仿真證明，在調(diào)速比不是很大的情況下，其對速度環(huán)的調(diào)節(jié)作用明顯優(yōu)于傳統(tǒng)PID控制器。 通過實驗證明，系統(tǒng)基本上達(dá)到高性能的控制要求，適合于電梯控制系統(tǒng)。
上傳時間： 2013-05-21
上傳用戶：trepb001
河北工業(yè)大學(xué)碩士學(xué)位論文 論文研究在 ARM920T硬件平臺以及Linux軟件平臺上， 通過構(gòu)建完整的嵌入式Linux系統(tǒng)并移植多媒體播放器MPlayer，完成一款具有轉(zhuǎn)儲功能的MP4播放器。在這個過程中研究了Linux系統(tǒng)移植、探索了USB驅(qū)動程序、學(xué)習(xí)了文件系統(tǒng)的構(gòu)建并完成了多媒體播 放器 MPlayer 的移植，最終實現(xiàn)了一款基于嵌入式 Linux 軟件平臺具有轉(zhuǎn)儲功能的 MP4 播放器，使得 MP4 播放器可以通過 USB 接口對可移動硬盤上的信息進(jìn)行操作。通過該研究過程構(gòu)建了嵌入式軟件系統(tǒng)，以實現(xiàn)更好的系統(tǒng)性能，最重要的是可以在實踐基礎(chǔ)上增加對系統(tǒng)移植和驅(qū)動開發(fā)理論的理解并積累豐富的系統(tǒng)移植經(jīng)驗，以促進(jìn)我們?nèi)ダ斫廛浖_ 發(fā)項目及其與目標(biāo)硬件移植和優(yōu)化的關(guān)系。
上傳時間： 2013-07-08
上傳用戶：sclyutian
本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國外芯片設(shè)計的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計方法。 從專用芯片實現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計思想，給出了總線接口的總體設(shè)計方案，考慮到電路的具體實現(xiàn)對結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結(jié)合起來以達(dá)到通用接口的功能。同時給出其設(shè)計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實現(xiàn)。通過驗證證明該設(shè)計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯能力。 最后設(shè)計了總線接口芯片測試系統(tǒng)，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發(fā)自收驗證，加入RS232串口調(diào)試過程提高測試數(shù)據(jù)的直觀性。驗證的結(jié)果表明本文提出的設(shè)計方案是合理的。
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
隨著世界能源危機(jī)的到來，太陽能光伏發(fā)電在能源結(jié)構(gòu)中正在發(fā)揮著越來越大的作用。而太陽能光伏發(fā)電系統(tǒng)的核心部件并網(wǎng)逆變器的性能還需要進(jìn)一步提高。為了迎合市場上對高品質(zhì)、高性能、智能化并網(wǎng)逆變器的需求，我們將ARM+DSP架構(gòu)作為并網(wǎng)逆變器的控制系統(tǒng)。本系統(tǒng)集成了ARM和DSP的各自的強(qiáng)大功能，使并網(wǎng)逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學(xué)魯能實習(xí)基地“光伏并網(wǎng)逆變器項目”，目前已經(jīng)試制出樣機(jī)。本人主要負(fù)責(zé)并網(wǎng)逆變器控制系統(tǒng)的軟硬件設(shè)計工作。本文主要研究內(nèi)容有： @@ 1．本并網(wǎng)逆變器采用了內(nèi)高頻環(huán)逆變技術(shù)。文中詳細(xì)分析了這種逆變器的優(yōu)缺點，進(jìn)行了充分的系統(tǒng)分析和論證。 @@ 2．采用MATLAB/Simulink軟件對并網(wǎng)逆變器的控制算法進(jìn)行仿真，包括前級DC-DC變換的控制算法以及后級DC-AC逆變的控制算法。通過仿真驗證了所設(shè)計算法的可行性，對DSP程序開發(fā)提供了很好的指導(dǎo)意義。 @@ 3．本文將ARM+DSP架構(gòu)作為逆變器的控制系統(tǒng)，并設(shè)計了相應(yīng)的硬件控制系統(tǒng)。DSP控制板硬件系統(tǒng)包括AD數(shù)據(jù)采集、硬件電流保護(hù)、電源、eCAN總線，SPI總線等硬件電路。ARM板硬件系統(tǒng)包括SPI總線、RS232總線、RS480總線、以太網(wǎng)總線、LCD顯示、實時時鐘、鍵盤等硬件電路。 @@ 4．本文設(shè)計和實現(xiàn)了兩種最大功率點跟蹤控制算法：功率擾動觀察法或增量電導(dǎo)法；孤島檢測方法采用被動式和主動式兩種檢測方式，被動式所采用的方法是將過/欠電壓和電壓相位突變檢測相結(jié)合的方式，主動式采用正反饋頻率偏移法；為了實現(xiàn)并網(wǎng)逆變器的輸出電流與電網(wǎng)電壓同頻同相，使用了軟件鎖相環(huán)控制技術(shù)。本文分別給出了以上各種算法的控制程序流程圖。 @@ 5．本文也給出了AD數(shù)據(jù)采集、eCAN總線、RS232、RS485、以太網(wǎng)、PWM輸出等程序流程圖，以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機(jī)控制系統(tǒng)主程序流程圖和DSP控制機(jī)控制系統(tǒng)主程序流程圖。 @@ 6．最后對并網(wǎng)逆變器樣機(jī)進(jìn)行實驗結(jié)果分析。結(jié)果顯示：該樣機(jī)基本上實現(xiàn)了本文提出的設(shè)計方案所應(yīng)完成的各項功能，樣機(jī)的性能比較理想。 @@關(guān)鍵詞：太陽能光伏；并網(wǎng)逆變器；SPWM； DSP； ARM
標(biāo)簽： ARMDSP 架構(gòu) 太陽能光伏
上傳時間： 2013-07-09
上傳用戶：趙安qw
隨著二十一世紀(jì)的到來，人類進(jìn)入了后PC時代。在這一階段，嵌入式技術(shù)得到了飛速發(fā)展和廣泛應(yīng)用。目前，嵌入式技術(shù)及其產(chǎn)品已廣泛應(yīng)用于智能家用電器、智能建筑、儀器儀表、通訊產(chǎn)品、工業(yè)控制、掌上型電腦、各種智能IC卡的應(yīng)用等等。將嵌入式系統(tǒng)應(yīng)用于多媒體移動終端，充分發(fā)揮了嵌入式系統(tǒng)的低功耗、集成度高、可擴(kuò)充能力強(qiáng)等特點，可以達(dá)到集移動、語音、圖像等各種功能于一身的效果。基于以上背景，本文提出了一種基于嵌入式Linux的多媒體播放器設(shè)計方案。 本文首先詳細(xì)分析了ARM體系結(jié)構(gòu)，研究了嵌入式Linux操作系統(tǒng)在ARM9微處理器的移植技術(shù)，包括交叉編譯環(huán)境的建立、引導(dǎo)裝載程序應(yīng)用、移植嵌入式Linux內(nèi)核及建立根文件系統(tǒng)，并且實現(xiàn)了嵌入式Linux到EP9315開發(fā)板的移植。 由于嵌入式系統(tǒng)本身硬件條件的限制，常用在PC機(jī)的圖形用戶界面GUI系統(tǒng)不適合在其上運行。為此，本文選擇了Qt/Embedded作為研究對象，在對其體系結(jié)構(gòu)等方面進(jìn)行研究基礎(chǔ)上，實現(xiàn)了Qt/Embedded到EP9315開發(fā)板的移植，完成了嵌入式圖形用戶界面開發(fā)，使得系統(tǒng)擁有良好的操作界面。 針對現(xiàn)今MP3文件格式廣泛流行的特點，本文設(shè)計了MP3播放器。在深入研究了MP3文件編碼原理的基礎(chǔ)上，詳細(xì)論述了播放器的設(shè)計過程，沒有使用硬件解碼方案，采用了軟件解碼，降低了系統(tǒng)開發(fā)成本：在視頻播放方面，本文實現(xiàn)了Linux系統(tǒng)下的通用媒體播放器——Mplayer到EP9315開發(fā)板的移植。通過對音頻數(shù)據(jù)輸出的研究，解決了Mplayer播放聲音不正常的問題，實現(xiàn)了一個集音樂和視頻播放于一體的嵌入式多媒體播放系統(tǒng)。 最后，總結(jié)了論文所做的工作，指出了嵌入式多媒體播放器所需要進(jìn)一步解決和完善的問題。
上傳時間： 2013-04-24
上傳用戶：梧桐
運算放大器、比較器設(shè)計指南,運算放大器、比較器設(shè)計指南
上傳時間： 2013-07-19
上傳用戶：a673761058
正弦波逆變器理論基礎(chǔ)知識，劉鳳君老師作品，對初學(xué)者和正在進(jìn)行逆變器設(shè)計及改進(jìn)會有幫助
標(biāo)簽： 正弦波逆變器
上傳時間： 2013-07-06
上傳用戶：liber
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢必會增加接口連線的復(fù)雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設(shè)計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設(shè)計方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進(jìn)行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計的UART滿足預(yù)期設(shè)計目標(biāo)。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
作為性能優(yōu)異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國擁有自主知識產(chǎn)權(quán)的3G通信標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進(jìn)行簡化，加速，使其轉(zhuǎn)化成為適合在硬件上實現(xiàn)的算法，將實驗室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究內(nèi)容有以下兩點： 其一，提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下，自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)。 仿真結(jié)果表明：該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據(jù)得到的信道自適應(yīng)迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計實現(xiàn)，得到硬件電路，并對得到的譯碼器硬件電路進(jìn)行測試。 測試結(jié)果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
軟件無線電（Software Defined Radio）是無線通信系統(tǒng)收發(fā)信機(jī)的發(fā)展方向，它使得通信系統(tǒng)的設(shè)計者可以將主要精力集中到收發(fā)機(jī)的數(shù)字處理上，而不必過多關(guān)注電路實現(xiàn)。在進(jìn)行數(shù)字處理時，常用的方案包括現(xiàn)場可編程門陣列（FPGA）、數(shù)字信號處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對較低的功耗和相對較低廉的成本，成為許多通信系統(tǒng)的首先方案。正是在這樣的前提下，本課題結(jié)合軟件無線電技術(shù)，研究并實現(xiàn)基于FPGA的數(shù)字收發(fā)信機(jī)。 @@ 本論文主要研究了發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)和相關(guān)的硬件實現(xiàn)問題。首先，從理論上對發(fā)射機(jī)和接收機(jī)結(jié)構(gòu)進(jìn)行研究，找到收發(fā)信機(jī)設(shè)計中關(guān)鍵問題。其次，在理論上有深刻認(rèn)識的基礎(chǔ)上，以FPGA為手段，將反饋控制算法、反饋補(bǔ)償算法和前饋補(bǔ)償算法落實到硬件電路上。同步一直是數(shù)字通信系統(tǒng)中的關(guān)鍵問題，它也是本文的研究重點。本文在研究了已有各種同步方法的基礎(chǔ)上，設(shè)計了一種新的同步方法和相應(yīng)的接收機(jī)結(jié)構(gòu)，并以硬件電路將其實現(xiàn)。最后，針對所設(shè)計的硬件系統(tǒng)，本文還進(jìn)行了充分的硬件系統(tǒng)測試。硬件測試的各項數(shù)據(jù)結(jié)果表明系統(tǒng)設(shè)計方案是可行的，基本實現(xiàn)了數(shù)字中頻收發(fā)機(jī)系統(tǒng)的設(shè)計要求。 @@ 本文中發(fā)射機(jī)系統(tǒng)是以Altera公司EP2C70F672C6為硬件平臺，接收機(jī)系統(tǒng)以Altera公司EP2S180F1020C3為硬件平臺。收發(fā)系統(tǒng)均是在Ouartus Ⅱ 8．0環(huán)境下，通過編寫Verilog HDL代碼和調(diào)用Altera IP core加以實現(xiàn)。在將設(shè)計方案落實到硬件電路實現(xiàn)之前，各種算法均使用MATLAB進(jìn)行原理仿真，并在MATLAB仿真得到正確結(jié)果的基礎(chǔ)上，使用Quartus Ⅱ 8．0中的功能仿真工具和時序仿真工具進(jìn)行了前仿真和后仿真。所有仿真結(jié)果無誤后，可下載至硬件平臺進(jìn)行調(diào)試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實時觀察電路中各點信號的變化情況，并結(jié)合示波器和頻譜儀，得到硬件測試結(jié)果。 @@關(guān)鍵詞：SDR；數(shù)字收發(fā)機(jī)；FPGA；載波同步；符號同步
標(biāo)簽： FPGA 數(shù)字中頻 收發(fā)信機(jī)
上傳時間： 2013-04-24
上傳用戶：diaorunze
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
