亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

分形分形維數(shù)分形維數(shù)分形維數(shù)分形維數(shù)

  • 利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法

    利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法

    標(biāo)簽： Verilog_HDL FPGA 分頻

    上傳時間： 2013-11-20

    上傳用戶：atdawn

  • Verilog_實現(xiàn)任意占空比、任意分頻的方法

    Verilog_實現(xiàn)任意占空比、任意分頻的方法

    標(biāo)簽： Verilog 分頻

    上傳時間： 2013-11-20

    上傳用戶：ccxzzhm

  • 簡單分頻時序邏輯分頻電路設(shè)計

    簡單分頻時序邏輯電路設(shè)計分頻電路，有圖，有代碼

    標(biāo)簽： 分頻 時序邏輯 電路設(shè)計

    上傳時間： 2014-01-21

    上傳用戶：924484786

  • 用VerilogHDL實現(xiàn)基于FPGA的通用分頻器的設(shè)計

    用VerilogHDL實現(xiàn)基于FPGA的通用分頻器的設(shè)計

    標(biāo)簽： VerilogHDL FPGA 分頻器

    上傳時間： 2015-01-02

    上傳用戶：oooool

  • 基于FPGA的小數(shù)分頻實現(xiàn)方法

    基于FPGA的小數(shù)分頻實現(xiàn)方法

    標(biāo)簽： FPGA 小數(shù)分頻 實現(xiàn)方法

    上傳時間： 2013-11-05

    上傳用戶：feifei0302

  • 差分線對的PCB設(shè)計要點

      信號完整性是高速數(shù)字系統(tǒng)中要解決的一個首要問題之一，如何在高速PCB 設(shè)計過程中充分考慮信號完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計能否成功的關(guān)鍵。在這方面，差分線對具有很多優(yōu)勢，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前，差分線對在高速數(shù)字電路設(shè)計中的應(yīng)用越來越廣泛，電路中最關(guān)鍵的信號往往都要采用差分線對設(shè)計。介紹了差分線對在PCB 設(shè)計中的一些要點，并給出具體設(shè)計方案。

    標(biāo)簽： PCB 差分線

    上傳時間： 2013-10-26

    上傳用戶：lps11188

  • 差分信號PCB布局布線誤區(qū)

     誤區(qū)一：認(rèn)為差分信號不需要地平面作為回流路徑，或者認(rèn)為差分走線彼此為對方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對高速信號傳輸?shù)臋C(jī)理認(rèn)識還不夠深入。雖然差分電路對于類似地彈以及其它可能存在于電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑，其實在信號回流分析上，差分走線和普通的單端走線的機(jī)理是一致的，即高頻信號總是沿著電感最小的回路進(jìn)行回流，最大的區(qū)別在于差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強(qiáng)，那一種就成為主要的回流通路。

    標(biāo)簽： PCB 差分信號 布局布線

    上傳時間： 2013-10-25

    上傳用戶：zhaiyanzhong

  • PCB LAYOUT設(shè)計規(guī)范手冊

    　　PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: 　　(1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產(chǎn). 　　(2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. 　　(3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. 　　(4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.

    標(biāo)簽： LAYOUT PCB 設(shè)計規(guī)范

    上傳時間： 2013-11-03

    上傳用戶：tzl1975

  • 差分阻抗

    當(dāng)你認(rèn)為你已經(jīng)掌握了PCB 走線的特征阻抗Z0，緊接著一份數(shù)據(jù)手冊告訴你去設(shè)計一個特定的差分阻抗。令事情變得更困難的是，它說：“……因為兩根走線之間的耦合可以降低有效阻抗，使用50Ω的設(shè)計規(guī)則來得到一個大約80Ω的差分阻抗！”這的確讓人感到困惑！這篇文章向你展示什么是差分阻抗。除此之外，還討論了為什么是這樣，并且向你展示如何正確地計算它。 單線：圖1(a)演示了一個典型的單根走線。其特征阻抗是Z0，其上流經(jīng)的電流為i。沿線任意一點的電壓為V=Z0*i（ 根據(jù)歐姆定律）。一般情況，線對：圖1(b)演示了一對走線。線1 具有特征阻抗Z11，與上文中Z0 一致，電流i1。線2具有類似的定義。當(dāng)我們將線2 向線1 靠近時，線2 上的電流開始以比例常數(shù)k 耦合到線1 上。類似地，線1 的電流i1 開始以同樣的比例常數(shù)耦合到線2 上。每根走線上任意一點的電壓，還是根據(jù)歐姆定律，

    標(biāo)簽： 差分阻抗

    上傳時間： 2013-11-10

    上傳用戶：KSLYZ

  • 晶體管手冊（共分17類大集合）

    晶體管手冊（共分17類大集合） 所有晶體管的詳細(xì)參數(shù) 包括三極管，二極管，mos管等等

    標(biāo)簽： 晶體管手冊 分

    上傳時間： 2013-12-09

    上傳用戶：BIBI

主站蜘蛛池模板： 南丹县| 滨海县| 遂昌县| 工布江达县| 桓台县| 开封县| 巴彦淖尔市| 克山县| 东乌珠穆沁旗| 内黄县| 奉化市| 湘乡市| 平泉县| 宣威市| 尤溪县| 麻阳| 板桥市| 文水县| 勃利县| 集贤县| 雅江县| 静乐县| 镇坪县| 奈曼旗| 政和县| 印江| 绵竹市| 高密市| 都安| 卓资县| 开江县| 甘德县| 廊坊市| 甘谷县| 隆子县| 多伦县| 临沂市| 黎川县| 苍梧县| 新巴尔虎右旗| 永顺县|