亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

分布式仿真系統(tǒng)

  • 滑模變結構控制MATLAB仿真.rar

    滑模控制理論的基本原理,各種滑模控制器的MATLAB仿真源程序,程序代碼詳細,正確,能直接運行。

    標簽: MATLAB 滑模變結構 控制

    上傳時間: 2013-04-24

    上傳用戶:253189838

  • 51單片機播放音樂電路仿真和代碼.rar

    51單片機播放音樂電路仿真和代碼 51單片機播放音樂電路仿真和代碼 51單片機播放音樂電路仿真和代碼

    標簽: 51單片機 播放 仿真

    上傳時間: 2013-05-31

    上傳用戶:zhangyi99104144

  • C語言程序設計實訓100例——基于8051Proteus仿真.zip

    基礎的單片機Proteus仿真例子,適合缺少硬件的人。

    標簽: Proteus 8051 100 zip

    上傳時間: 2013-05-24

    上傳用戶:YYRR

  • 基于FPGA的分布式采集系統時鐘同步控制技術研究與實現.rar

    隨著電子技術的快速發展,各種電子設備對時間精度的要求日益提升。在衛星發射、導航、導彈控制、潛艇定位、各種觀測、通信等方面,時鐘同步技術都發揮著極其重要的作用,得到了廣泛的推廣。對于分布式采集系統來說,中心主站需要對來自于不同采集設備的采集數據進行匯總和分析,得到各個采集點對同一事件的采集時間差異,通過對該時間差異的分析,最終做出對事件的準確判斷。如果分布式采集系統中的各個采集設備不具有統一的時鐘基準,那么得到的各個采集時間差異就不能反映出實際情況,中心主站也無法準確地對事件進行分析和判斷,甚至得出錯誤的結論。因此,時鐘同步是分布式采集系統正常運作的必要前提。 目前國內外時鐘同步領域常用的技術有GPS授時技術,鎖相環技術和IRIG-B 碼等。GPS授時技術雖然精度高,抗干擾性強,但是由于需要專用的GPS接收機,若單純使用GPS 授時技術做時鐘同步,就需要在每個采集點安裝接收機,成本較高。鎖相環是一種讓輸出信號在頻率和相位上與輸入參考信號同步的技術,輸出信號的時鐘準確度和穩定性直接依賴于輸入參考信號。IRIG-B 碼是一種信息量大,適合傳輸的時間碼,但是由于其時間精度低,不適合應用于高精度時鐘同步的系統。基于上述分析,本文結合這三種常用技術,提出了一種基于FPGA的分布式采集系統時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩定性,又具備IRIG-B時間碼易傳輸和低成本的特性,為分布式采集系統中的時鐘同步提供了一種新的解決方案。 本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T,通過對GPS芯片串行時間信息解碼,獲得準確的UTC時間,并實現了分布式采集系統中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統具有統一的高精度數據采集時鐘,本論文采用了數模混合的鎖相環技術,將GPS 接收芯片輸出的高精度秒信號作為參考基準,生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分,將B 碼的準時標志與GPS 秒信號同步,提高了IRIG-B 碼的時間精度。在分布式采集系統中,IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統一,節約了各點布設GPS 接收機的高昂成本。最后,通過PC104總線對時鐘同步控制卡進行了數據讀取和測試,通過實驗結果的分析,提出了改進方案。實驗表明,改進后的時鐘同步控制方案具有很高的時鐘同步精度,對時鐘同步技術有著重大的推進意義!

    標簽: FPGA 分布式 采集

    上傳時間: 2013-08-05

    上傳用戶:lz4v4

  • IIR數字濾波器優化設計及FPGA仿真驗證.rar

    IIR數字濾波器是沖激響應為無限長的一類數字濾波器,是電子、通信及信號處理領域的重要研究內容,國內外學者對IIR數字濾波器的優化設計進行了大量研究。其中,進化算法優化設計IIR數字濾波器雖然取得了一定的效果,但是其也有自身的一些不足;另外,基于粒子群算法以及人工魚群算法的IIR數字濾波器優化設計也取得了較好的效果。但這些方法都是將多目標優化問題轉化為單目標優化問題,這種方法是將每個目標賦一個權值,然后將這些賦了權值的目標相加,把相加的結果作為目標函數,在此基礎上尋找目標函數的最小值,這樣做造成的問題是可能將其中的任何一種滿足目標函數值最小的情況作為最優解,但實際上得到的不一定是最優解。也就是說,單目標的方法難以區分哪一種情況為最優解,這樣的尋優模型從理論上來說是難以得到最優解的。另外,在將多目標轉化為單目標時,各個目標的權值難以確定,而且最終只能得到唯一解。針對這些問題,本文在研究傳統遺傳算法、進化規劃算法以及量子遺傳算法的IIR數字濾波器優化設計的基礎上,將重點研究IIR數字濾波器的粒子進化規劃優化、遺傳多目標優化以及量子多目標優化。另外,由于在通信系統中IIR數字濾波器有廣泛應用,并且大量采用FPGA實現,多目標優化方法得到的濾波器性能也值得驗證,因此,對多目標優化方法得到的IIR數字濾波器系數進行FPGA仿真驗證有重要的現實意義。 @@ 論文的主要工作及研究成果具體如下: @@ 1.分析IIR數字濾波器的數學模型及其優化設計的參數;針對低通IIR數字濾波器,采用遺傳算法及量子遺傳算法對其進行優化設計,并給出相應的仿真結果及分析。 @@ 2.針對使用進化規劃算法優化設計IIR數字濾波器時容易陷入局部極值的問題,研究粒子進化規劃算法,并將其應用于IIR數字濾波器的優化設計,該算法將粒子群優化算法與進化規劃算法相結合,繼承了粒子群算法局部搜索能力強和進化規劃算法遺傳父代優良基因能力強的優點。將這種新的粒子進化規劃算法應用于IIR低通、高通、帶通、帶阻數字濾波器的優化設計,顯示了較好的效果。 @@ 3.優化設計IIR數字濾波器時,通常將多目標轉化為單目標的優化問題,這種方法雖然設計簡單,但是在將多目標轉化為單目標時,各個目標的權值難以確定,而且最終只能得到唯一解,不能提供更多的有效解給決策者。針對常 用基于單目標優化算法的不足,在分析IIR數字濾波器優化模型和待優化參數的基礎上,本文研究遺傳算法的IIR數字濾波器多目標優化設計方法,該方法將多個目標值直接映射到適應度函數中,通過比較函數值的占優關系來搜索問題的有效解集,使用這種方法可以求得一組有效解,并且將多目標轉化為單目標的優化方法得到的唯一解也能被包括在這一組有效解中。@@ 4.將量子遺傳算法應用于IIR數字濾波器多目標優化設計,研究量子遺傳算法的IIR數字濾波器多目標優化設計方法,并將優化結果與傳統遺傳算法的多目標優化方法進行了比較。仿真結果表明,在對同一種濾波器進行優化設計時,使用該方法得到的結果通帶波動更小,過渡帶更窄,阻帶衰減也更大。 @@ 5.針對IIR數字濾波器的硬件實現問題,在對IIR數字濾波器的結構特征進行分析的基礎上,分別采用遺傳多目標優化方法量子多目標方法優化設計IIR數字濾波器的系數,然后針對兩組系數進行了FPGA( Field-Programmable GateArray,現場可編程門陣列)仿真驗證,并對兩種結果進行了對比分析。 @@關鍵詞:IIR數字濾波器;優化設計

    標簽: FPGA IIR 數字濾波器

    上傳時間: 2013-06-09

    上傳用戶:熊少鋒

  • 基于FPGA的軟件無線電數字接收機的研究.rar

    在現代電子系統中,數字化已經成為發展的必然趨勢,接收機數字化是電子系統數字化中的一項重要內容,對數字化接收機的研究具有重要的意義。隨著數字化理論和微電子技術的迅速發展,高速的中頻數字化接收機的實現已經成為可能。本文研究了一種基于FPGA的軟件無線電數字接收平臺的設計,并著重研究了其中數字中頻處理單元的設計和實現。FPGA器件具有設計靈活、開發周期短和開發成本低等優點,所以廣泛應用于各種通信系統中。相比于傳統的DSP串行結構,FPGA能夠進行流水線性設計,對數據進行并行處理,所以FPGA在進行數據量大,要求實時處理的系統設計時有很大的優勢。 本文首先首先分析了軟件無線電當前的發展趨勢及技術現狀,針對存在的處理速度跟不上的DSP瓶頸問題,提出了中頻軟件無線電的FPGA實現方案。本文以FPGA實現為重點,在深入分析軟件無線電相關理論的基礎上,著重研究和完成了中頻軟件無線電數字接收平臺兩大模塊的FPGA實現:數字下變頻相關模塊和數字調制解調模塊。其中,在深入研究數字下變頻實現結構的基礎上,首先對數字下變頻模塊的數控振蕩器(NCO)采用了直接頻率合成技術(DDS)實現,其頻率分辨率高,靈活,易于實現;高效抽取濾波器組由積分梳狀濾波器(CIC),半帶濾波器(HB),FIR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內部寄存器的位寬進行改進,極大地節約了資源,提高了運行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法,它的運行速度只與數據的寬度有關,只有加減法運算和二進制除法,既縮減了系統資源又大大節省了運算時間,實現了高效的實時處理。對數字調制解調模塊,重點研究和完成了2ASK和2FSK的調制解調的FPGA實現,模塊有很好的通用性,能方便地移植到其它的系統中。在文章的最后還對整個系統進行了Matlab仿真,驗證了系統設計思想的正確性。在系統各個關鍵模塊的設計過程中,都是先依據一定的設計指標進行verilog編程,然后再在Quartus軟件中編譯,時序仿真測試,并與Matlab仿真結果進行對比,驗證設計的正確性。

    標簽: FPGA 軟件無線電 數字接收機

    上傳時間: 2013-05-18

    上傳用戶:450976175

  • ICD2仿真燒寫器--USB驅動程序.rar

    ICD2仿真燒寫器--USB驅動程序。。

    標簽: ICD2 USB 仿真

    上傳時間: 2013-07-29

    上傳用戶:20160811

  • 移動無線信道特性及基于FPGA的信道仿真器實現.rar

    移動無線信道特性對移動通信系統性能具有重要影響,移動信道建模和仿真對移動通信系統的研發具有重要意義。因此,對移動信道建模與仿真進行研究,具有重要的理論意義和實際應用價值。 本文從無線電波的傳播特點出發,分析了無線電波的傳播模型和描述信道特性的主要參數,重點分析了移動小尺度衰落模型;結合無線電波傳輸環境的特點,研究了平坦衰落信道和頻率選擇性信道的特點,設計了基于FPGA的移動無線信道仿真器,同時給予了軟硬件驗證。 本文從衰落的數學模型角度研究了信道傳輸特性,以及各項參數對信道特性的影響。主要做了以下幾個方面的工作: 1.簡要介紹了無線電通信的發展史及信道建模與仿真的意義;論述了信道對無線信號主要的三類影響:自由空間的路徑損失、陰影衰落、多徑衰落;分析了無線通信傳播環境,移動無線通信信道仿真的基本模型,同時介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實現方法。 2.對移動無線信道特性進行了Matlab仿真,對仿真結果進行了對比分析,對影響信道特性的主要參數設置進行了分析仿真。 3.設計了一種基于FPGA的移動無線信道仿真器,并對實現該仿真器的關鍵技術和實現方法進行了分析。該信道仿真器能夠實時模擬窄帶信號條件下無線信道的主要特點,如多徑時延、多普勒頻移、瑞利衰落等,其主要的技術指標達到了設計要求。該模擬器結構簡單,參數可調,易于擴展,通用性強,可以部分或全部集成到處于研制階段的接收機中,以便于性能測試,也可應用于教學實踐。

    標簽: FPGA 移動 無線信道

    上傳時間: 2013-04-24

    上傳用戶:suxuan110425

  • 地面數字電視廣播系統中SRRC濾波器及FFT處理器的設計與FPGA實現.rar

    隨著人們對數字電視和數字視頻信息的需求越來越大,數字電視廣播在中國迅速的發展起來。近幾年,數字電視傳輸系統技術逐漸成熟,數字電視地面廣播(DTTB)傳輸標準也于2006年8月30號正式出臺。此標準技術是由我國多家單位聯合研究的,具有自主知識產權的數字地面電視傳輸標準。DTTB系統標準的研究與仿真,具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數字電視廣播標準中平方根升余弦(SRRC)濾波器(滾降系數為0.05)的結構設計,介紹了一種適合在FPGA中實現的高階高速FIR濾波器的并行流水線結構。在本設計中,以CSD數優化濾波器系數,并運用簡化加法器圖(Reduced Adder Graph,RAG)算法進行改進,最后采用并行處理的轉置型流水線結構實現。 @@ 接著研究數字電視地面傳輸標準采用的傳輸技術-OFDM的基本概念和技術特點,并研究了清華大學提出的DMB-T方案中TDS-OFDM信號幀的組成結構以及相關原理。 @@ 最后,本文針對OFDM調制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域導頻的采樣率相同,以達到較好的同步性能,采用了3780個正交子載波的設計方案。在實現過程中,分析比較了多種算法的計算復雜性,設計出在硬件實現復雜度上進行優化的3780點FFT處理器的數據流流水線算法。之后,通過定點仿真比較各模塊輸出的動態范圍和概率分布,設計出定點字長的優化方案,并分析計算了這一處理器的輸出信噪比與內部各模塊字長的關系,進一步降低了硬件實現復雜性。 @@關鍵字:數字電視地面廣播傳輸(DTTB);平方根升余弦濾波器(SRRC);正交頻分復用調制(OFDM);快速傅立葉變換(FFT); 3780

    標簽: SRRC FPGA FFT

    上傳時間: 2013-04-24

    上傳用戶:mdrd3080

  • 基于FPGA的高速串行接口模塊仿真設計.rar

    現代社會信息量爆炸式增長,由于網絡、多媒體等新技術的發展,用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移,以及PCB布線的困難,使得傳輸速率的進一步提升面臨設計的極限;而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢,正迅速取代傳統的并行技術,成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究,并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺,在其中的一塊信號處理板上,進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真,當仿真驗證通過之后,重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接,進行數據的互相傳送,接收和發送的數據相同,證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計,經過回環之后接收到的數據與發送的數據相同,證明了Rocket I/O高速串行接口設計的正確性。

    標簽: FPGA 高速串行 接口模塊

    上傳時間: 2013-04-24

    上傳用戶:戀天使569

主站蜘蛛池模板: 门头沟区| 潜江市| 锦屏县| 河津市| 昭平县| 邛崃市| 邵东县| 武安市| 通江县| 鄂伦春自治旗| 克什克腾旗| 临沭县| 保山市| 洛宁县| 朝阳市| 湘乡市| 武鸣县| 平顶山市| 德清县| 时尚| 宣武区| 红河县| 成都市| 明水县| 灯塔市| 蚌埠市| 新乡县| 石门县| 灌云县| 南川市| 黄梅县| 嘉鱼县| 邵东县| 平昌县| 博白县| 梁河县| 东光县| 图木舒克市| 毕节市| 定边县| 万盛区|